CY7C1543KV18-400BZI
Active and preferred

CY7C1543KV18-400BZI

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1543KV18-400BZI
CY7C1543KV18-400BZI
データシート


製品仕様情報

  • Frequency
    400 MHz
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    QDR-II+
  • メモリ容量
    72 MBit
  • リードボール仕上げ
    Sn/Pb
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 範囲
    1.7 V～1.9 V
  • 組織 (X x Y)
    4M x 18
  • 認定
    Industrial

推奨
OPN
CY7C1543KV18-400BZI
製品ステータス active and preferred
インフィニオン パッケージ
P-BGA-165
パッケージ名 FBGA-165 (51-85180)
梱包サイズ 136
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー No
ハロゲンフリー Yes
RoHS対応 No
組立国
TH
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
P-BGA-165
パッケージ名 FBGA-165 (51-85180)
梱包サイズ 136
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
組立国
TH
ウェハ製造国
TW
CY7C1543KV18-400BZI is a 72-Mbit QDR II+ synchronous pipelined SRAM (4M × 18) with separate read and write ports for concurrent transactions and no data bus turn-around. It supports 2.0-cycle read latency and DDR I/O (900 MHz data) at up to 400 MHz clock. It runs from 1.8 V VDD (1.7–1.9 V) with 1.4 V to VDD VDDQ, and is offered in a 165-ball FBGA for industrial -40 to +85°C operation.

特長

  • Separate read and write ports
  • DDR on read and write ports
  • 450 MHz clock operation
  • 900 MHz data transfer at 450 MHz
  • Four-word burst per access
  • 2-cycle read latency (DOFF HIGH)
  • 1-cycle read latency (DOFF LOW)
  • Input clocks K and K (rising edge)
  • Echo clocks CQ and CQ for capture
  • QVLD data-valid output indicator
  • ZQ programmable output impedance
  • IEEE 1149.1 JTAG boundary scan

利点

  • No bus turn-around or contention
  • Maximizes bandwidth for fast links
  • Lower address rate eases PCB routing
  • Selectable latency aids timing closure
  • Echo clocks simplify data capture
  • QVLD reduces read timing uncertainty
  • Impedance match improves signal SI
  • PLL keeps data placement accurate
  • Depth expansion without added waits
  • Byte writes avoid read-modify-write
  • VDDQ 1.4 V to VDD eases interfacing
  • JTAG speeds board bring-up and test

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ