これは機械翻訳されたコンテンツです。 詳しくは こちらをご覧ください。

AURIX™ - XILINX FPGA リンク

最適化されたAURIX™とXILINX FPGAのリンクで性能を最大化

nobutton

概要

最適化されたAURIX™について - XILINX FPGA Link

インフィニオンテクノロジーズ、ザイリンクス、 Xylon社は、車載用および産業用アプリケーションでの安全マイクロコントローラの使用の柔軟性を高めるために協力します。Xylonの新しいIPコアは、インフィニオンのAURIXファミリー (TC2xx および TC3xx) のマイクロコントローラとXilinx SoC (System-on-Chip)、MPSoC (MultiProcessor SoC)、およびFPGA (Field Programmable Gate Arrays) デバイス間の高速通信を、Infineon High Speed Serial Link (HSSL) を介して可能にします。このシリアル リンクは、最大 320 Mbaud のボー レートをサポートし、最大 84% の正味ペイロード データ レートをサポートします。

この新しいIPコアにより、システム開発者は、AURIX™が提供する機能安全およびセキュリティを、ザイリンクス製デバイスが提供する幅広い機能の可能性と組み合わせることができます。リンクされたデバイスは、HSSL を介して互いの内部リソースと接続されたリソースにアクセスし、制御できます。

Xylon HSSL IPコア機能
  • 現在、ザイリンクス 7 シリーズおよび Zynq-7000 SoC デバイス ファミリをサポート
  • Xilinx UltraScale、UltraScale+ FPGA デバイス、Zynq UltraScale+ MPSoC のサポートは近い将来に予定されています。
  • HSSLスレーブデバイス
  • 最大320 Mbaud/sのボーレート
  • スレーブデバイスとしてARM AMBA AXI4-Liteバスプロトコルに準拠
  • マスターデバイスとしてARM AMBA AXI4バスプロトコルに準拠
  • 3.25 GBのアドレス指定可能なスペースは、以下へのアクセスをカバーします。

- FPGAファブリックレジスタとRAM

- PSセクションレジスタスペースとOCM

- リニア・アドレス指定可能なFLASHデバイス搭載

- オンボードDDRメモリ

開発サポートとして、パートナーはFPGA HSSLスターターキットを提供しています

キットの説明

logiHSSL-ZU FPGA HSSLスターターキットのデザインは、インフィニオンのAURIX™マイクロコントローラとザイリンクスのAll Programmable FPGAおよびSoCデバイスをインフィニオンの高速シリアルリンク(HSSL)を介して迅速に相互接続するために必要なすべてのものをシステム設計者に提供します。これらのデバイスを組み合わせることで、新しい自動車および工業デザインにおける安全性と性能の要件の高まりを解決します。

キット内容

  • インフィニオンのAURIX™マイクロコントローラとザイリンクスのUltraScale+ MPSoCプログラマブルデバイスを組み合わせ
  • Xilinx FPGA実装用に最適化されたInfineon High Speed Serial Link(HSSL)を統合
  • 評価版 logiHSSL IP コアを含む完全なリファレンス デザインが付属
  • デザインはザイリンクス Vivado® Design Suite 用に準備されています
  • リンクされたデバイスは、互いのリソースにアクセスして制御できます
  • 完全なハードウェアプラットフォームには、次のものが含まれます。
    - 1 x Xilinx Zynq UltraScale+ MPSoC ZCU104評価キット                      
    - 1 x Infineon Aurix 評価ボードキット KIT_A2G_TC397_5V_TRB_S
    - 1 x Xylon FMCボード(ケーブル接続用)
    - 1 x FireWireケーブル
Zynq-7000 SoC デモ デザイン例 – ブロック図
  • HSSL IP コア (HSSL #0) は、PS 7 AXI インターコネクトを介してすべての SoC IP コアのレジスタ セットにアクセスできます
  • HSSL 制御モジュールは、同じ AXI インフラストラクチャを介して内部 HSCT、HSSL、および BCU レジスタ空間にアクセスできます
  • HSSL IP コアは、PL-PS インターフェイスの GP ポートと HP AXI3 ポートを介して PS レジスタ空間とオンボード メモリにアクセスできます
  • プログラマブルな logiCLK IP コアにより、クロッキングをオンザフライで変更し、HSSL IP コアを必要なボー レートにセットアップ可能
ドキュメントと技術サポート

インフィニオンのテクニカルサポート

  1. myinfineon.com(ハイパーリンク)の下に会社のメールアドレスで登録してください
  2. ログイン名の送信先: AURIX@infineon.com
  3. 登録後、新しいドキュメントに対して自動更新サービスが提供されます
  4. 完全な登録プロセスが完了するまでに最大24時間かかる場合があります(タイムゾーンが異なるため)。
Xylon社テクニカルサポート
登録するためのステップバイステップの説明

最適化されたAURIX™について - XILINX FPGA Link

インフィニオンテクノロジーズ、ザイリンクス、 Xylon社は、車載用および産業用アプリケーションでの安全マイクロコントローラの使用の柔軟性を高めるために協力します。Xylonの新しいIPコアは、インフィニオンのAURIXファミリー (TC2xx および TC3xx) のマイクロコントローラとXilinx SoC (System-on-Chip)、MPSoC (MultiProcessor SoC)、およびFPGA (Field Programmable Gate Arrays) デバイス間の高速通信を、Infineon High Speed Serial Link (HSSL) を介して可能にします。このシリアル リンクは、最大 320 Mbaud のボー レートをサポートし、最大 84% の正味ペイロード データ レートをサポートします。

この新しいIPコアにより、システム開発者は、AURIX™が提供する機能安全およびセキュリティを、ザイリンクス製デバイスが提供する幅広い機能の可能性と組み合わせることができます。リンクされたデバイスは、HSSL を介して互いの内部リソースと接続されたリソースにアクセスし、制御できます。

Xylon HSSL IPコア機能
  • 現在、ザイリンクス 7 シリーズおよび Zynq-7000 SoC デバイス ファミリをサポート
  • Xilinx UltraScale、UltraScale+ FPGA デバイス、Zynq UltraScale+ MPSoC のサポートは近い将来に予定されています。
  • HSSLスレーブデバイス
  • 最大320 Mbaud/sのボーレート
  • スレーブデバイスとしてARM AMBA AXI4-Liteバスプロトコルに準拠
  • マスターデバイスとしてARM AMBA AXI4バスプロトコルに準拠
  • 3.25 GBのアドレス指定可能なスペースは、以下へのアクセスをカバーします。

- FPGAファブリックレジスタとRAM

- PSセクションレジスタスペースとOCM

- リニア・アドレス指定可能なFLASHデバイス搭載

- オンボードDDRメモリ

開発サポートとして、パートナーはFPGA HSSLスターターキットを提供しています

キットの説明

logiHSSL-ZU FPGA HSSLスターターキットのデザインは、インフィニオンのAURIX™マイクロコントローラとザイリンクスのAll Programmable FPGAおよびSoCデバイスをインフィニオンの高速シリアルリンク(HSSL)を介して迅速に相互接続するために必要なすべてのものをシステム設計者に提供します。これらのデバイスを組み合わせることで、新しい自動車および工業デザインにおける安全性と性能の要件の高まりを解決します。

キット内容

  • インフィニオンのAURIX™マイクロコントローラとザイリンクスのUltraScale+ MPSoCプログラマブルデバイスを組み合わせ
  • Xilinx FPGA実装用に最適化されたInfineon High Speed Serial Link(HSSL)を統合
  • 評価版 logiHSSL IP コアを含む完全なリファレンス デザインが付属
  • デザインはザイリンクス Vivado® Design Suite 用に準備されています
  • リンクされたデバイスは、互いのリソースにアクセスして制御できます
  • 完全なハードウェアプラットフォームには、次のものが含まれます。
    - 1 x Xilinx Zynq UltraScale+ MPSoC ZCU104評価キット                      
    - 1 x Infineon Aurix 評価ボードキット KIT_A2G_TC397_5V_TRB_S
    - 1 x Xylon FMCボード(ケーブル接続用)
    - 1 x FireWireケーブル

Zynq-7000 SoC デモ デザイン例 – ブロック図
  • HSSL IP コア (HSSL #0) は、PS 7 AXI インターコネクトを介してすべての SoC IP コアのレジスタ セットにアクセスできます
  • HSSL 制御モジュールは、同じ AXI インフラストラクチャを介して内部 HSCT、HSSL、および BCU レジスタ空間にアクセスできます
  • HSSL IP コアは、PL-PS インターフェイスの GP ポートと HP AXI3 ポートを介して PS レジスタ空間とオンボード メモリにアクセスできます
  • プログラマブルな logiCLK IP コアにより、クロッキングをオンザフライで変更し、HSSL IP コアを必要なボー レートにセットアップ可能

ドキュメントと技術サポート

インフィニオンのテクニカルサポート

  1. myinfineon.com(ハイパーリンク)の下に会社のメールアドレスで登録してください
  2. ログイン名の送信先: AURIX@infineon.com
  3. 登録後、新しいドキュメントに対して自動更新サービスが提供されます
  4. 完全な登録プロセスが完了するまでに最大24時間かかる場合があります(タイムゾーンが異なるため)。
Xylon社テクニカルサポート
登録するためのステップバイステップの説明

イメージギャラリー

Demo-Kit-Xylon.png
Demo-Kit-Xylon.png Demo-Kit-Xylon.png Demo-Kit-Xylon.png
xylonblockdiagram-7000.png_477027362 xylonblockdiagram-7000.png_477027362 xylonblockdiagram-7000.png_477027362
×
modalImg