CY7C1381KVE33-133AXI
Active and preferred
RoHS対応
鉛フリー

CY7C1381KVE33-133AXI

データシート
パッケージ
個.
在庫あり

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1381KVE33-133AXI
CY7C1381KVE33-133AXI
個.
データシート


製品仕様情報

  • Currently planned availability until at least
    2031
  • ECC
    Y
  • Frequency
    133 MHz
  • On-Die Termination (オンダイ終端)
    N
  • アーキテクチャ
    Standard Sync, Flow-through
  • インターフェース
    Parallel
  • データバス幅
    x 36
  • バンク スイッチング
    N
  • バースト長 (Words)
    4
  • ピークリフロー温度
    260 °C
  • ファミリー
    Synchronous SRAM with ECC
  • メモリ容量
    18 MBit
  • リードボール仕上げ
    Pure Sn
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 範囲
    3.135 V～3.6 V
  • 組織 (X x Y)
    512Kb x 36
  • 認定
    Industrial
  • 読み込みレイテンシ (サイクル)
    1

推奨
OPN
CY7C1381KVE33-133AXI
製品ステータス active and preferred
インフィニオン パッケージ
PG-TQFP-100
パッケージ名 TQFP-100 (51-85050)
梱包サイズ 144
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2031
発売開始日 03/2022
組立国
TW
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TQFP-100
パッケージ名 TQFP-100 (51-85050)
梱包サイズ 144
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2031
発売開始日 03/2022
組立国
TW
ウェハ製造国
TW
個.
在庫あり
CY7C1381KVE33-133AXI is an 18-Mbit synchronous flow-through SRAM with on-chip ECC, organized as 512K × 36 common I/O. It supports 133 MHz bus operation with 6.5 ns clock-to-output and a 2-1-1-1 burst access rate using an internal 2-bit burst counter (linear or interleaved). The device uses 3.135 V to 3.6 V VDD with 2.375 V to 2.625 V or 3.135 V to VDD VDDQ, and includes ZZ sleep mode and IEEE 1149.1 JTAG boundary scan.

特長

  • 18-Mbit sync flow-through SRAM
  • Common I/O: 512K×36 or 1M×18
  • 133 MHz bus operation
  • 6.5 ns max clock-to-data (tCDV)
  • 2-1-1-1 burst access rate
  • 2-bit wraparound burst counter
  • Linear or interleaved burst (MODE)
  • Burst start via ADSP or ADSC
  • ADV controls burst address advance
  • Byte write via BWE and BWx
  • Global write (GW) overrides bytes
  • ZZ sleep mode, 2-cycle entry/exit

利点

  • Fast SRAM cuts read latency
  • 18-Mbit suits cache/buffer needs
  • 133 MHz supports fast processors
  • 6.5 ns improves timing margin
  • Bursts raise throughput per clock
  • Counter reduces address logic
  • Burst mode matches CPU burst types
  • ADSP/ADSC eases CPU+cache hookup
  • ADV enables simple burst throttling
  • Byte writes cut write traffic
  • GW speeds full-word updates
  • ZZ sleep reduces idle power draw

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ