CY7C1061GE30-10ZXI
Active and preferred
RoHS対応
鉛フリー

CY7C1061GE30-10ZXI

データシート
パッケージ
個.
在庫あり

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1061GE30-10ZXI
CY7C1061GE30-10ZXI
個.
データシート


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    FAST SRAM
  • メモリ容量
    16 MBit
  • リードボール仕上げ
    Pure Sn
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 (VCCQ) 範囲
    2.2 V～3.6 V
  • 動作電圧 範囲
    2.2 V～3.6 V
  • 組織 (X x Y)
    1M x 16
  • 認定
    Industrial
  • 速度
    10 ns

推奨
OPN
CY7C1061GE30-10ZXI
製品ステータス active and preferred
インフィニオン パッケージ
PG-TSOP-48
パッケージ名 TSOP-I-48 (51-85183)
梱包サイズ 192
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
TH,TW
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TSOP-48
パッケージ名 TSOP-I-48 (51-85183)
梱包サイズ 192
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
TH,TW
ウェハ製造国
TW
個.
在庫あり
CY7C1061GE30-10ZXI is a 16-Mbit (1M × 16) fast asynchronous SRAM with embedded ECC and an ERR output that flags single-bit error detection/correction on reads. It operates from 2.2 V to 3.6 V over −40°C to +85°C, with 10 ns access time. It supports single chip enable, BHE/BLE byte writes, automatic CE power-down, and is offered with typical ICC 90 mA at 100 MHz in a Pb-free 48-pin TSOP I package.

特長

  • 16-Mbit (1M x 16) async SRAM
  • Embedded ECC single-bit correction
  • ERR output flags corrected 1-bit
  • tAA access time 10 ns/15 ns
  • 16-bit I/O with BLE/BHE byte writes
  • Single or dual chip-enable inputs
  • Auto CE power-down (ISB1/ISB2)
  • ICC typ 90 mA at 100 MHz
  • 1.0 V data retention mode
  • TTL-compatible I/O levels
  • Ambient temp -40°C to +85°C
  • ESD > 2001 V (MIL-STD-883)

利点

  • ECC improves SRAM data integrity
  • ERR pin simplifies error monitoring
  • 10 ns access supports fast reads
  • Byte writes reduce write bandwidth
  • CE options ease system integration
  • Auto power-down cuts standby draw
  • 1.0 V retention lowers backup power
  • TTL levels ease bus interfacing
  • -40°C to +85°C boosts reliability
  • High ESD improves handling margin
  • Lower active current reduces heat
  • Async SRAM simplifies controller logic

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ