CY62167GE30-45BVXI
Active and preferred
RoHS対応
鉛フリー

CY62167GE30-45BVXI

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY62167GE30-45BVXI
CY62167GE30-45BVXI
データシート


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    MoBL™ SRAM
  • メモリ容量
    16 MBit
  • リードボール仕上げ
    Sn/Ag/Cu
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 範囲
    2.2 V～3.6 V
  • 組織 (X x Y)
    1M x 16
  • 認定
    Industrial

推奨
OPN
CY62167GE30-45BVXI
製品ステータス active and preferred
インフィニオン パッケージ
PG-VFBGA-48
パッケージ名 VFBGA-48 (51-85150)
梱包サイズ 2400
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
TH
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-VFBGA-48
パッケージ名 VFBGA-48 (51-85150)
梱包サイズ 2400
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
TH
ウェハ製造国
TW
CY62167GE30-45BVXI is a 16-Mbit (1M × 16) low-power CMOS SRAM with embedded ECC for single-bit error correction and an ERR output to flag correction during reads. It operates from 2.2 V to 3.6 V across −40°C to 85°C with 45 ns access time. Automatic power-down supports 1.5 µA typical standby (8 µA max) and 29 mA typical ICC (35 mA max at 22.22 MHz), with 1.0 V data retention in a 48-ball VFBGA package.

特長

  • 16-Mbit SRAM; 1M×16 or 2M×8
  • Embedded ECC single-bit correction
  • ERR output flags corrected errors
  • VCC operating 2.2 V to 3.6 V
  • 45 ns read cycle time (tRC)
  • 45 ns write cycle time (tWC)
  • Auto power-down standby 1.5 µA typ
  • 8 µA max standby current (ISB1)
  • 1.0 V data retention (VDR)
  • TTL-compatible inputs and outputs
  • Byte write via BHE/BLE enables
  • 10 pF max input/output capacitance

利点

  • Flexible bus width cuts redesign
  • ECC corrects 1-bit memory errors
  • ERR pin enables fast fault logging
  • 2.2–3.6 V fits 3.3 V systems
  • 45 ns access supports fast CPUs
  • 45 ns writes reduce wait states
  • 1.5 µA typ extends battery life
  • 8 µA max lowers standby budget
  • 1.0 V retention preserves data
  • TTL I/O eases legacy interfacing
  • Byte enables reduce write power
  • Low C eases signal integrity

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ