CY7S1061G30-10BVXIT
Active and preferred
RoHS対応
鉛フリー

CY7S1061G30-10BVXIT

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7S1061G30-10BVXIT
CY7S1061G30-10BVXIT
データシート


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    FAST SRAM
  • メモリ容量
    16 MBit
  • リードボール仕上げ
    Sn/Ag/Cu
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 (VCCQ) 範囲
    2.2 V～3.6 V
  • 動作電圧 範囲
    2.2 V～3.6 V
  • 組織 (X x Y)
    1M x 16
  • 認定
    Industrial
  • 速度
    10 ns

推奨
OPN
CY7S1061G30-10BVXIT
製品ステータス active and preferred
インフィニオン パッケージ
PG-VFBGA-48
パッケージ名 VFBGA-48 (51-85150)
梱包サイズ 2000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
TW
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-VFBGA-48
パッケージ名 VFBGA-48 (51-85150)
梱包サイズ 2000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
TW
ウェハ製造国
TW
The CY7S1061G30-10BVXIT is a 16-Mbit asynchronous SRAM organized as 1,048,576 × 16, with embedded ECC for single-bit error correction. It operates from 2.2 V to 3.6 V over -40°C to +85°C and supports 10 ns access time. PowerSnooze Deep-Sleep mode retains data with IDS ≤ 22 µA, and ISB2 standby is 30 mA max. This ordering is a Pb-free 48-ball VFBGA, tape-and-reel device for industrial systems.

特長

  • 1 M x 16-bit SRAM organization
  • 10 ns address access (tAA)
  • Embedded ECC corrects 1-bit errors
  • ERR pin flags ECC correction event
  • Deep Sleep current 22 µA max
  • Deep Sleep retains data (PowerSnooze)
  • 1.0 V data retention capability
  • Byte writes via BHE/BLE signals
  • Tri-state I/O supports bus sharing
  • Read cycle time tRC = 10 ns
  • Write cycle time tWC = 10 ns
  • VCC stable to 1st access: 100 µs

利点

  • 10 ns access cuts memory latency
  • ECC improves data integrity
  • ERR pin enables fast fault debug
  • 22 µA Deep Sleep saves energy
  • Data retention preserves state
  • 1.0 V retention eases backup
  • Byte writes reduce bus bandwidth
  • Tri-state I/O eases bus multiplex
  • 10 ns tRC supports fast reads
  • 10 ns tWC supports fast writes
  • 100 µs startup enables quick boot
  • x16 SRAM fits 16-bit processors

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ