CY7C2670KV18-450BZI
Active and preferred

CY7C2670KV18-450BZI

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C2670KV18-450BZI
CY7C2670KV18-450BZI
データシート


製品仕様情報

  • ECC
    N
  • Frequency
    450 MHz
  • On-Die Termination (オンダイ終端)
    Y
  • アーキテクチャ
    DDR-II+ CIO, ODT
  • インターフェース
    Parallel
  • データバス幅
    x 36
  • バンク スイッチング
    N
  • バースト長 (Words)
    2
  • ピークリフロー温度
    260 °C
  • ファミリー
    DDR-II+ CIO, ODT
  • メモリ容量
    144 MBit
  • リードボール仕上げ
    Sn/Pb
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 範囲
    1.7 V～1.9 V
  • 組織 (X x Y)
    4Mb x 36
  • 認定
    Industrial
  • 読み込みレイテンシ (サイクル)
    2.5

推奨
OPN
CY7C2670KV18-450BZI
製品ステータス active and preferred
インフィニオン パッケージ
P-BGA-165
パッケージ名 FBGA-165 (51-85195)
梱包サイズ 105
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー No
ハロゲンフリー Yes
RoHS対応 No
組立国
TH
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
P-BGA-165
パッケージ名 FBGA-165 (51-85195)
梱包サイズ 105
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
組立国
TH
ウェハ製造国
TW
CY7C2670KV18-450BZI is a 144-Mbit (4 M × 36) DDR II+ synchronous pipelined SRAM with two-word burst architecture and 2.5-cycle read latency. It runs up to 450 MHz clock with double data rate transfers (up to 900 MT/s) and includes echo clocks (CQ/CQ) plus QVLD for data capture. Core VDD is 1.7 V to 1.9 V and VDDQ is 1.4 V to VDD. It comes in a 165-ball FBGA package for industrial range.

特長

  • 144-Mbit (4 M × 36) DDR II+ SRAM
  • 550 MHz clock, 1100 MHz data rate
  • Two-word burst architecture
  • 2.5-cycle read latency (DOFF high)
  • DDR I mode, 1-cycle latency (DOFF low)
  • Two input clocks K/K (DDR timing)
  • Echo clocks CQ/CQ for data capture
  • QVLD pin flags valid read data
  • On-die termination for D,BWS,K/K
  • ZQ pin sets output impedance (RQ)
  • Byte write via BWS[3:0]
  • IEEE 1149.1 JTAG boundary scan

利点

  • High bandwidth at 550 MHz clocking
  • Burst reduces address bus toggling
  • Select latency to fit timing margin
  • Precise DDR timing with K/K clocks
  • CQ/CQ simplifies receiver capture
  • QVLD cuts read timing uncertainty
  • ODT removes external term resistors
  • Fewer parts lowers BOM and area
  • ZQ tracking improves signal integrity
  • Byte writes ease RMW and save cycles
  • Posted-write avoids read/write clash
  • JTAG speeds board test and debug

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ