CY7C25632KV18-450BZC
Active and preferred

CY7C25632KV18-450BZC

パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C25632KV18-450BZC
CY7C25632KV18-450BZC

製品仕様情報

  • Density
    72 MBit
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    QDR-II+, ODT
  • リードボール仕上げ
    Sn/Pb
  • 動作温度 範囲
    0 °C～70 °C
  • 動作電圧 範囲
    1.7 V～1.9 V
  • 周波数
    450 MHz
  • 組織 (X x Y)
    4M x 18
  • 認定
    Commercial
推奨
OPN
CY7C25632KV18-450BZC
製品ステータス active and preferred
インフィニオン パッケージ
P-BGA-165
パッケージ名 FBGA-165 (51-85180)
梱包サイズ 272
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー No
ハロゲンフリー Yes
RoHS対応 No
Infineon stock last updated:

製品ステータス
Active
インフィニオン パッケージ
P-BGA-165
パッケージ名 FBGA-165 (51-85180)
梱包サイズ 272
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
CY7C25632KV18-450BZCは72-Mbit QDR II+同期パイプラインSRAM（4M × 18）で、独立したリード/ライトポートにより同時トランザクションとバスのターンアラウンド不要を実現します。4ワードバースト、2.5サイクルのリードレイテンシ、DDR I/Oで最大450 MHzクロックに対応。コア電源1.7 V～1.9 V、I/O電源1.4 V～VDDQで動作し、ODT、PLL、QVLD、JTAG境界スキャンを内蔵します。

特長

  • 550 MHz動作(DDR 1100 MHz)
  • 独立した読出/書込データ
  • 読出/書込の同時取引対応
  • 4ワードバースト構成
  • DOFF高:2.5サイクル読出
  • DOFF低:1サイクル読出
  • 2入力クロックKとK
  • エコークロックCQ/CQ
  • QVLDで読出データ有効表示
  • D/BWS/KにODT内蔵
  • PLLは120 MHzまで動作
  • コアVDD 1.7 V～1.9 V

利点

  • DSP/ASIC向けに高帯域
  • データバス反転待ち不要
  • 読出と書込を並列化
  • アドレスバス周波数低減
  • 2.5サイクルで読出一定
  • 1サイクルで低レイテンシ
  • K/KでDDRタイミング簡素化
  • 高速データ取り込み容易
  • QVLDでタイミング調整削減
  • ODTで終端抵抗BOM削減
  • PLLでデータ配置マージン向上
  • 1.8 V動作で消費電力を低減

アプリケーション

ドキュメント

デザイン リソース

パートナー ソリューション

開発者コミュニティ