CY7C25632KV18-450BZC
Active and preferred

CY7C25632KV18-450BZC

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C25632KV18-450BZC
CY7C25632KV18-450BZC
データシート


製品仕様情報

  • Frequency
    450 MHz
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    QDR-II+, ODT
  • メモリ容量
    72 MBit
  • リードボール仕上げ
    Sn/Pb
  • 動作温度 範囲
    0 °C～70 °C
  • 動作電圧 範囲
    1.7 V～1.9 V
  • 組織 (X x Y)
    4M x 18
  • 認定
    Commercial

推奨
OPN
CY7C25632KV18-450BZC
製品ステータス active and preferred
インフィニオン パッケージ
P-BGA-165
パッケージ名 FBGA-165 (51-85180)
梱包サイズ 272
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー No
ハロゲンフリー Yes
RoHS対応 No
組立国
TH
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
P-BGA-165
パッケージ名 FBGA-165 (51-85180)
梱包サイズ 272
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
組立国
TH
ウェハ製造国
TW
CY7C25632KV18-450BZC is a 72-Mbit QDR II+ synchronous pipelined SRAM (4M × 18) with separate read and write ports for concurrent transactions and no bus turn-around. It supports four-word burst transfers with 2.5-cycle read latency and DDR I/O up to 450 MHz clock. Operates from 1.7 V to 1.9 V core and 1.4 V to VDDQ I/O supplies, and integrates ODT, PLL, QVLD, and JTAG boundary scan.

特長

  • 550 MHz clock (1100 MHz DDR data)
  • Separate read and write data ports
  • Concurrent read/write transactions
  • Four-word burst architecture
  • 2.5-cycle read latency (DOFF HIGH)
  • 1-cycle read latency mode (DOFF LOW)
  • Two input clocks (K and K)
  • Echo clocks CQ/CQ for data capture
  • QVLD pin indicates valid read data
  • On-die termination for D/BWS/K
  • PLL runs down to 120 MHz
  • Core VDD 1.7 V to 1.9 V

利点

  • High bandwidth for fast DSP/ASIC
  • No bus turn-around delays
  • Read and write run in parallel
  • Lower address bus frequency
  • Deterministic 2.5-cycle reads
  • 1-cycle reads for low latency
  • Simpler DDR timing with K/K
  • Easier high-speed data capture
  • QVLD reduces timing margin effort
  • ODT cuts external termination BOM
  • PLL improves data placement margin
  • 1.8 V core reduces power vs 2.5 V

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ