CY7C1470V33-167AXC
Active and preferred
RoHS対応
鉛フリー

CY7C1470V33-167AXC

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1470V33-167AXC
CY7C1470V33-167AXC
データシート


製品仕様情報

  • ECC
    N
  • Frequency
    167 MHz
  • On-Die Termination (オンダイ終端)
    N
  • アーキテクチャ
    NoBL, Pipeline
  • インターフェース
    Parallel
  • データバス幅
    x 36
  • バンク スイッチング
    N
  • ピークリフロー温度
    260 °C
  • ファミリー
    NoBL
  • メモリ容量
    72 MBit
  • リードボール仕上げ
    Ni/Pd/Au
  • 動作温度 範囲
    0 °C～70 °C
  • 動作電圧 範囲
    3.14 V～3.63 V
  • 組織 (X x Y)
    2Mb x 36
  • 認定
    Commercial
  • 読み込みレイテンシ (サイクル)
    1

推奨
OPN
CY7C1470V33-167AXC
製品ステータス active and preferred
インフィニオン パッケージ
PG-TQFP-100
パッケージ名 TQFP-100 (51-85050)
梱包サイズ 144
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
組立国
PH
ウェハ製造国
US
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TQFP-100
パッケージ名 TQFP-100 (51-85050)
梱包サイズ 144
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
組立国
PH
ウェハ製造国
US
CY7C1470V33-167AXC is a 72-Mbit (2M × 36) synchronous pipelined burst SRAM with No Bus Latency (NoBL) architecture for true back-to-back read/write transfers. It supports 167 MHz operation (3.4 ns access) with fully registered inputs/outputs, byte-write capability, and linear or interleaved burst. Single 3.3 V core supply (3.135–3.6 V) and 2.5 V/3.3 V I/O supply enable high-throughput buffering.

特長

  • 72-Mbit sync pipelined burst SRAM
  • NoBL logic for zero bus latency
  • 200 MHz bus ops, zero wait states
  • Fully registered inputs and outputs
  • 3.0 ns clock-to-output (tCO)
  • On-chip burst counter, 4-beat burst
  • Linear or interleaved burst order
  • Byte write via BW[x] byte selects
  • Single 3.3 V VDD supply (3.135-3.6 V)
  • 3.3 V or 2.5 V VDDQ I/O supply
  • ZZ sleep mode; 2tCYC entry/exit
  • IEEE 1149.1 JTAG boundary scan

利点

  • Zero-latency boosts throughput
  • 200 MHz supports fast datapaths
  • Registered I/O eases timing closure
  • 3.0 ns tCO cuts read data latency
  • 4-beat bursts reduce addr overhead
  • Selectable burst supports controllers
  • Byte writes speed RMW operations
  • Single 3.3 V core simplifies power
  • 2.5/3.3 V I/O fits mixed-voltage
  • ZZ mode cuts standby power (120 mA)
  • 2tCYC wake-up enables fast resume
  • JTAG scan simplifies board test

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ