CY7C1460KV33-167AXCT
Active and preferred
RoHS対応
鉛フリー

CY7C1460KV33-167AXCT

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1460KV33-167AXCT
CY7C1460KV33-167AXCT
データシート


製品仕様情報

  • Currently planned availability until at least
    2031
  • ECC
    N
  • Frequency
    167 MHz
  • On-Die Termination (オンダイ終端)
    N
  • アーキテクチャ
    NoBL, Pipeline
  • インターフェース
    Parallel
  • データバス幅
    x 36
  • バンク スイッチング
    N
  • ピークリフロー温度
    260 °C
  • ファミリー
    NoBL
  • メモリ容量
    36 MBit
  • リードボール仕上げ
    Ni/Pd/Au
  • 動作温度 範囲
    0 °C～70 °C
  • 動作電圧 範囲
    3 V～3.6 V
  • 組織 (X x Y)
    1Mb x 36
  • 認定
    Commercial
  • 読み込みレイテンシ (サイクル)
    1

推奨
OPN
CY7C1460KV33-167AXCT
製品ステータス active and preferred
インフィニオン パッケージ
PG-TQFP-100
パッケージ名 TQFP-100 (51-85050)
梱包サイズ 750
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2031
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TQFP-100
パッケージ名 TQFP-100 (51-85050)
梱包サイズ 750
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2031
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW
CY7C1460KV33-167AXCT is a 36-Mbit (1M × 36) synchronous pipelined burst SRAM using NoBL™ logic to enable true back-to-back read/write transfers with zero wait states at up to 167 MHz. It operates from a 3.3 V core supply with 3.3 V/2.5 V I/O, supports byte writes, and offers linear or interleaved 4-beat bursts. Fully registered I/O, IEEE 1149.1 JTAG, and ZZ sleep mode are included.

特長

  • 36-Mbit sync pipelined SRAM
  • NoBL logic, zero wait-state bursts
  • Supports 250-MHz bus operation
  • Clock-to-output tCO max 2.5 ns
  • Fully registered I/O on rising clock
  • On-chip burst counter, up to 4 beats
  • Linear or interleaved burst sequence
  • Byte write with BW[x] byte selects
  • Self-timed synchronous write
  • CEN clock enable suspends operation
  • ZZ sleep mode with data retention
  • IEEE 1149.1 JTAG boundary scan

利点

  • Zero wait states boost throughput
  • 250 MHz supports fast datapaths
  • 2.5 ns tCO reduces read latency
  • Registered I/O eases timing closure
  • 4-beat bursts cut address toggling
  • Burst mode fits cacheline transfers
  • Byte writes simplify RMW updates
  • Self-timed writes simplify control
  • CEN enables quick pause/resume
  • ZZ sleep lowers standby power
  • Data retained in sleep protects data
  • JTAG scan speeds board test

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ