CY7C1444KV33-250AXC
Active and preferred
RoHS対応
鉛フリー

CY7C1444KV33-250AXC

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1444KV33-250AXC
CY7C1444KV33-250AXC
データシート


製品仕様情報

  • Currently planned availability until at least
    2031
  • ECC
    N
  • Frequency
    250 MHz
  • On-Die Termination (オンダイ終端)
    N
  • アーキテクチャ
    Standard Sync, Pipeline DCD
  • インターフェース
    Parallel
  • データバス幅
    x 36
  • バンク スイッチング
    N
  • ピークリフロー温度
    260 °C
  • ファミリー
    Standard Sync
  • メモリ容量
    36 MBit
  • リードボール仕上げ
    Ni/Pd/Au
  • 動作温度 範囲
    0 °C～70 °C
  • 動作電圧 範囲
    3.14 V～3.63 V
  • 組織 (X x Y)
    1Mb x 36
  • 認定
    Commercial
  • 読み込みレイテンシ (サイクル)
    1

推奨
OPN
CY7C1444KV33-250AXC
製品ステータス active and preferred
インフィニオン パッケージ
PG-TQFP-100
パッケージ名 TQFP-100 (51-85050)
梱包サイズ 144
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2031
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TQFP-100
パッケージ名 TQFP-100 (51-85050)
梱包サイズ 144
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2031
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW
CY7C1444KV33-250AXC is a 36-Mbit (1M × 36) pipelined synchronous SRAM with registered inputs/outputs for 250 MHz bus operation and 2.5 ns clock-to-output. It runs from a 3.135 V to 3.6 V core (VDD) with 2.5 V or 3.3 V I/O (VDDQ), supports interleaved or linear burst sequences, byte writes plus global write, and provides ZZ sleep and double-cycle deselect to enable depth expansion without wait states.

特長

  • Bus operation up to 250 MHz
  • 36-Mbit Sync SRAM, pipelined I/O
  • 2.5 ns clock-to-output (tCO)
  • 3.135 V to 3.6 V core supply (VDD)
  • 2.375 V–2.625 V or 3.135 V I/O
  • Self-timed synchronous writes
  • Byte writes plus global write (GW)
  • Burst counter: linear or interleaved
  • Double-cycle deselect, no wait state
  • ZZ sleep mode, IDDZZ 75 mA max

利点

  • Supports 250 MHz high-throughput buses
  • Pipelining sustains burst bandwidth
  • 2.5 ns tCO cuts read data latency
  • 3.3 V cores simplify power design
  • 2.5/3.3 V I/O eases interfacing
  • Self-timed writes simplify timing
  • Byte write lowers write bandwidth
  • Burst modes fit CPU/DSP access
  • Depth expansion without slowdowns
  • Sleep mode reduces idle power draw

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ