CY62167ELL-45ZXIT
Active and preferred
RoHS対応
鉛フリー

CY62167ELL-45ZXIT

データシート
パッケージ
個.
在庫あり

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY62167ELL-45ZXIT
CY62167ELL-45ZXIT
個.
データシート


製品仕様情報

  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    MoBL™ SRAM
  • メモリ容量
    16 MBit
  • リードボール仕上げ
    Ni/Pd/Au
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 範囲
    4.5 V～5.5 V
  • 組織 (X x Y)
    1M x 16
  • 認定
    Industrial

推奨
OPN
CY62167ELL-45ZXIT
製品ステータス active and preferred
インフィニオン パッケージ
PG-TSOP-48
パッケージ名 TSOP-I-48 (51-85183)
梱包サイズ 1000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
組立国
TH
ウェハ製造国
CN,US
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TSOP-48
パッケージ名 TSOP-I-48 (51-85183)
梱包サイズ 1000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
組立国
TH
ウェハ製造国
CN,US
個.
在庫あり
CY62167ELL-45ZXI is a 16-Mbit CMOS SRAM configurable as 1 M × 16 or 2 M × 8, with 45 ns access for processor interfaces with TTL input levels. It operates from 4.5 V to 5.5 V over –40°C to +85°C and uses CE1/CE2, OE, and BLE/BHE controls for memory expansion and byte writes. Automatic power-down reduces standby to 1.5 µA typ (12 µA max); active current is 2.2 mA typ at 1 MHz and 25 mA typ at fMAX.

特長

  • 16-Mbit SRAM, 1 M×16 or 2 M×8
  • 45 ns read/write cycle time
  • 4.5 V to 5.5 V VCC operation
  • 2.2 mA typ at 1 MHz active
  • 1.5 µA typ standby power-down
  • 12 µA max standby current
  • TTL input levels supported
  • CE1/CE2/OE chip control inputs
  • BLE/BHE byte write enables
  • High-Z outputs on disable
  • >2001 V ESD (MIL-STD-883)
  • Latch-up current >200 mA

利点

  • Flexible 16-bit or 8-bit bus design
  • 45 ns access boosts CPU throughput
  • 5 V supply fits legacy designs
  • Low active current cuts power draw
  • µA standby extends battery life
  • Low max standby eases power budget
  • Direct TTL interfacing reduces glue
  • CE/OE simplify memory expansion
  • Byte writes reduce write bandwidth
  • High-Z avoids bus contention
  • High ESD cuts handling failures
  • Latch-up immunity improves uptime

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ