CY62158EV30LL-45ZSXI
Active and preferred
RoHS対応
鉛フリー

CY62158EV30LL-45ZSXI

個.
在庫あり

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY62158EV30LL-45ZSXI
CY62158EV30LL-45ZSXI
個.


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    MoBL™ SRAM
  • メモリ容量
    8 MBit
  • リードボール仕上げ
    Ni/Pd/Au
  • 動作温度 範囲
    -40 °C~85 °C
  • 動作電圧 (VCCQ) (最大)
    3.6 V
  • 動作電圧 範囲
    2.2 V~3.6 V
  • 組織 (X x Y)
    1M x 8
  • 認定
    Industrial
  • 速度
    45 ns

OPN
CY62158EV30LL-45ZSXI
製品ステータス active and preferred
インフィニオン パッケージ
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 1350
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW,US
Infineon stock last updated:
個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 1350
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW,US
個.
在庫あり
CY62158EV30LL-45ZSXI is an 8-Mbit (1024K × 8) CMOS asynchronous SRAM for low-power portable systems. It operates from 2.2 V to 3.6 V over -40 to +85°C and provides 45 ns access. Automatic power-down when deselected cuts standby to 2 µA typical (8 µA max), while active current is 6 mA typical at 1 MHz. Chip enables CE1/CE2 and OE support read/write control. The -45ZSXI variant is a Pb-free 44-pin TSOP II.

特長

  • 8-Mbit SRAM organized 1024K × 8
  • 45 ns read/write cycle time
  • 22 ns OE to data valid
  • 2.2 V to 3.6 V single supply
  • 6 mA typ active at 1 MHz
  • 18 mA typ at fmax, 25 mA max
  • 2 µA typ standby, 8 µA max
  • Auto power-down when deselected
  • Data retention at VCC ≥ 1.5 V
  • 3.2 µA typ ICCDR, 8 µA max
  • Tri-state outputs with OE control
  • CE1/CE2 chip enable for expansion

利点

  • 45 ns cycles reduce access latency
  • 22 ns OE speeds read data access
  • 2.2–3.6 V fits 3.3 V systems
  • 6 mA active extends battery life
  • Low standby cuts sleep-mode drain
  • Auto power-down saves energy idle
  • 1.5 V retention preserves state
  • Tri-state I/O simplifies bus sharing
  • CE1/CE2 enables easy scaling
  • CMOS I/O levels ease MCU interface
  • Low leakage helps data integrity
  • High speed boosts system throughput

アプリケーション

ドキュメント

設計リソース

開発者コミュニティ