CY62138FV30LL-45ZXIT
Active and preferred
RoHS対応
鉛フリー

CY62138FV30LL-45ZXIT

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY62138FV30LL-45ZXIT
CY62138FV30LL-45ZXIT
データシート


製品仕様情報

  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    MoBL™ SRAM
  • メモリ容量
    2 MBit
  • リードボール仕上げ
    Ni/Pd/Au
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 (VCCQ) (最大)
    3.6 V
  • 動作電圧 範囲
    2.2 V～3.6 V
  • 組織 (X x Y)
    256K x 8
  • 認定
    Industrial
  • 速度
    45 ns

推奨
OPN
CY62138FV30LL-45ZXIT
製品ステータス active and preferred
インフィニオン パッケージ
PG-TSOP-32
パッケージ名 TSOP-I-32 (51-85056)
梱包サイズ 1500
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
組立国
PH,TW
ウェハ製造国
US
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TSOP-32
パッケージ名 TSOP-I-32 (51-85056)
梱包サイズ 1500
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
組立国
PH,TW
ウェハ製造国
US
The CY62138FV30LL-45ZXIT is a 2-Mbit (256K × 8) CMOS static RAM for fast parallel data storage, offering 45 ns access and easy memory expansion using CE1, CE2, and OE control. It runs from 2.2 V to 3.6 V over –40°C to 85°C and targets low-power systems with automatic power-down when deselected, 1.6 mA typical active current at 1 MHz, and 1 µA typical standby (5 µA max). Pb-free TSOP I.

特長

  • 2-Mbit SRAM, 256K × 8
  • 45 ns read/write cycle time
  • VCC range 2.2 V to 3.6 V
  • ICC 1.6 mA typ at 1 MHz
  • Standby 1 µA typ, 5 µA max
  • Auto power-down when deselected
  • Data retention at VCC = 1.5 V
  • ICCDR 4 µA max at VCC = 1.5 V
  • 18-bit address bus (A0 to A17)
  • 8-bit bidirectional I/O (I/O0–I/O7)
  • Dual chip enables CE1 and CE2
  • High-Z outputs when deselected

利点

  • Fits 8-bit MCU data bus
  • 45 ns supports fast CPU access
  • 2.2–3.6 V matches 3 V rails
  • Low active ICC reduces energy
  • µA standby extends battery life
  • Auto power-down saves idle power
  • 1.5 V retention keeps data in sleep
  • Low ICCDR cuts retention drain
  • 18-bit addr eases memory mapping
  • High-Z outputs prevent bus fights
  • Dual CE and OE simplify expansion
  • Async SRAM interface speeds design

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ