CY62137EV30LL-45ZSXI
Active and preferred
RoHS対応
鉛フリー

CY62137EV30LL-45ZSXI

個.
在庫あり

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY62137EV30LL-45ZSXI
CY62137EV30LL-45ZSXI
個.


製品仕様情報

  • Currently planned availability until at least
    See roadmap
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    MoBL™ SRAM
  • メモリ容量
    2 MBit
  • リードボール仕上げ
    Ni/Pd/Au
  • 動作温度 範囲
    -40 °C~85 °C
  • 動作電圧 (VCCQ) (最大)
    3.6 V
  • 動作電圧 範囲
    2.2 V~3.6 V
  • 組織 (X x Y)
    128K x 16
  • 認定
    Industrial
  • 速度
    45 ns

OPN
CY62137EV30LL-45ZSXI
製品ステータス active and preferred
インフィニオン パッケージ
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 675
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
US
Infineon stock last updated:
個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 675
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
US
個.
在庫あり
CY62137EV30LL-45ZSXI is a 2-Mbit (128 K × 16) CMOS SRAM for 2.2 V to 3.6 V operation in industrial -40 to 85°C systems. This 45 ns asynchronous device uses CE, OE, WE and byte enables (BLE/BHE) for read/write control. It supports automatic power-down when deselected, with standby current 1 µA typical and 7 µA max at 3.6 V. Active current is 2.0 mA typical at 1 MHz (2.5 mA max). It is offered in Pb-free 44-pin TSOP II (ZS).

特長

  • 2 Mbit SRAM, 128K × 16
  • 45 ns read/write cycle time
  • VCC 2.2 V to 3.6 V operation
  • Standby 1 µA typ, 7 µA max
  • ICC 2.0 mA typ at 1 MHz
  • Automatic CE power-down mode
  • Data retention at VCC = 1 V
  • ICCDR 0.8 µA typ, 3 µA max
  • OE/CE/BLE/BHE tri-state outputs
  • Byte write enables BLE/BHE
  • tDOE 22 ns OE to data valid
  • Input/output leakage ±1 µA

利点

  • Fits 16-bit MCU/FPGA buses
  • 45 ns access reduces wait states
  • 2.2–3.6 V suits 3 V rails
  • µA standby extends battery life
  • Low ICC cuts active power budget
  • Auto power-down saves idle energy
  • 1 V retention supports backup rail
  • Low ICCDR enables long retention
  • Tri-state I/O eases bus sharing
  • Byte enables reduce write energy
  • Fast tDOE improves read latency
  • Low leakage reduces node loading

アプリケーション

ドキュメント

設計リソース

開発者コミュニティ