CY62136EV30LL-45ZSXI
Active and preferred
RoHS対応
鉛フリー

CY62136EV30LL-45ZSXI

データシート
パッケージ
個.
在庫あり

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY62136EV30LL-45ZSXI
CY62136EV30LL-45ZSXI
個.
データシート


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    MoBL™ SRAM
  • メモリ容量
    2 MBit
  • リードボール仕上げ
    Pure Sn
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 (VCCQ) (最大)
    3.6 V
  • 動作電圧 範囲
    2.2 V～3.6 V
  • 組織 (X x Y)
    128K x 16
  • 認定
    Industrial
  • 速度
    45 ns

推奨
OPN
CY62136EV30LL-45ZSXI
製品ステータス active and preferred
インフィニオン パッケージ
PG-TSOP-44
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 675
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
US
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TSOP-44
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 675
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
US
個.
在庫あり
CY62136EV30LL-45ZSXI is a 2-Mbit (128K × 16) CMOS static RAM with 45 ns access for fast random data storage in portable and embedded systems. It operates from 2.2 V to 3.6 V over -40°C to +85°C, with ICC up to 20 mA at fmax and automatic CE power-down standby of 1 µA typical (7 µA max). I/Os are high-Z when deselected or during write. The -45ZSXI option is a Pb-free 44-pin TSOP II.

特長

  • 128K 6 16 CMOS SRAM
  • 45 ns read/write cycle time
  • VCC operating 2.20 V to 3.60 V
  • 1 cA typ standby current
  • 7 cA max standby current
  • 2 mA typ at 1 MHz active current
  • Automatic CE power-down current
  • 16-bit I/O with BLE/BHE byte enables
  • Tri-state outputs via CE/OE control
  • Data retention at VCC = 1.0 V
  • ICCDR 3 cA max at VCC = 1.0 V
  • OE LOW to data valid 22 ns max

利点

  • 45 ns access cuts wait states
  • 2.2 3.6 V fits 3 V rails
  • 1 cA standby extends battery life
  • 7 cA max helps low-power design
  • 2 mA at 1 MHz reduces energy use
  • CE power-down saves idle power
  • Byte enables support partial writes
  • Tri-state enables bus sharing
  • 1.0 V retention preserves contents
  • Low ICCDR reduces backup current
  • 22 ns OE speeds read enable timing
  • 16-bit bus boosts data throughput

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ