CY62136ESL-45ZSXIT
Active and preferred
RoHS対応
鉛フリー

CY62136ESL-45ZSXIT

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY62136ESL-45ZSXIT
CY62136ESL-45ZSXIT
データシート


製品仕様情報

  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    MoBL™ SRAM
  • メモリ容量
    2 MBit
  • リードボール仕上げ
    Pure Sn
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 範囲
    2.2 V～5.5 V
  • 動作電圧 (VCCQ) (最大)
    5.5 V
  • 組織 (X x Y)
    128K x 16
  • 認定
    Industrial
  • 速度
    45 ns

推奨
OPN
CY62136ESL-45ZSXIT
製品ステータス active and preferred
インフィニオン パッケージ
PG-TSOP-44
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 1000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
組立国
PH
ウェハ製造国
US
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TSOP-44
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 1000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
組立国
PH
ウェハ製造国
US
CY62136ESL-45ZSXIT is a 2-Mbit (128 K × 16) CMOS asynchronous SRAM for battery-powered and embedded designs. It supports 45 ns access and operates from 2.2 V to 3.6 V or 4.5 V to 5.5 V VCC (specs not guaranteed from 3.6 V to 4.5 V). With 44-pin Pb-free TSOP II, it interfaces to TTL input levels and provides byte writes via BLE/BHE. Active current is 2.5 mA max at 1 MHz and standby is 7 µA max with automatic CE power-down.

特長

  • 2-Mbit SRAM, 128K × 16
  • 45 ns read/write cycle time
  • VCC: 2.2–3.6 V or 4.5–5.5 V
  • Standby 1 µA typ, 7 µA max
  • Active 2 mA typ @ 1 MHz
  • CE auto power-down current 1 µA
  • Byte write via BLE/BHE enables
  • Tri-state outputs via CE/OE/WE
  • Data retention at VCC = 1.0 V
  • ICCDR 0.8 µA typ, 3 µA max
  • I/O leakage ±1 µA (IIX, IOZ)
  • CIN/COUT max 10 pF

利点

  • 128K×16 simplifies parallel buses
  • 45 ns supports fast CPU access
  • 2 supply options ease reuse
  • 7 µA max extends battery standby
  • 2 mA @1 MHz cuts active power
  • Auto power-down saves idle energy
  • Byte writes reduce write bandwidth
  • Tri-state I/O eases bus sharing
  • 1.0 V retention preserves data
  • Low ICCDR reduces backup power
  • Low leakage improves sleep budgets
  • 10 pF I/O eases signal integrity

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ