CY7C2670KV18-550BZI

パッケージ

CY7C2670KV18-550BZI

製品仕様情報

Density

144 MBit
ECC

N
On-Die Termination (オンダイ終端)

Y
アーキテクチャ

DDR-II+ CIO, ODT
インターフェース

Parallel
データバス幅

x 36
バンクスイッチング

N
バースト長 (Words)

2
ピークリフロー温度

260 °C
ファミリー

DDR-II+ CIO, ODT
リードボール仕上げ

Sn/Pb
動作温度範囲

-40 °C～85 °C
動作電圧範囲

1.7 V～1.9 V
周波数

550 MHz
組織 (X x Y)

4Mb x 36
認定

Industrial
読み込みレイテンシ (サイクル)

2.5

	推奨
OPN	CY7C2670KV18-550BZI
製品ステータス	active and preferred
インフィニオンパッケージ	P-BGA-165
パッケージ名	FBGA-165 (51-85195)
梱包サイズ	105
梱包形態	TRAY
MSL (湿度感受性レベル)	3
防湿梱包	DRY
鉛フリー	No
ハロゲンフリー	Yes
RoHS対応	No
Infineon stock last updated:

製品ステータス	Active
インフィニオンパッケージ	P-BGA-165
パッケージ名	FBGA-165 (51-85195)
梱包サイズ	105
梱包形態	TRAY
MSL (湿度感受性レベル)	3
防湿梱包	DRY
鉛フリー
ハロゲンフリー
RoHS準拠

CY7C2670KV18-550BZIは144 Mbit（4M × 36）のDDR II+同期パイプラインSRAMで、2ワードバーストと2.5サイクルのリードレイテンシを備えます。550 MHzクロック（1100 MHzデータ転送）で動作し、コア電源は1.8 V、I/O電源は1.4 V～VDD（産業用-40°C～+85°C）です。D/BWSとK/K対応ODT、CQ/CQ、QVLDで高速DDRの取り込みを容易化し、IEEE 1149.1 JTAGも搭載します。

特長

144-Mbit(4 M×36)DDR II+
550 MHz/1100 MHzデータ転送
2ワード・バースト構造
2.5サイクル読出し(DOFF=H)
DDR I,1サイクル遅延(DOFF=L)
入力クロックK/KでDDR動作
CQ/CQエコークロック出力
QVLDでデータ有効を通知
D/BWS/K/KにODT内蔵
ZQ+RQで出力インピ調整
BWS[3:0]でバイト書込み
IEEE 1149.1 JTAG境界スキャン

利点

550 MHz動作で高帯域を実現
バーストでアドレス切替低減
遅延選択でタイミング確保
K/KでDDRタイミング精度向上
CQ/CQで受信側キャプチャ簡素化
QVLDで読出し不確実性低減
ODTで外付け終端抵抗不要
部品削減でBOM/面積を低減
ZQ追従で信号品質を改善
バイト書込みでRMWを簡単化
ポスト書込みで競合を回避
JTAGで基板テスト/デバッグ迅速化

アプリケーション

デザインリソース

{ "ctalist":[ { "link" : "https://community.infineon.com/t5/forums/postpage/choose-node/true", "label" : "コミュニティに質問する", "labelEn" : "コミュニティに質問する" }, { "link" : "https://community.infineon.com/", "label" : "すべてのディスカッションを表示", "labelEn" : "すべてのディスカッションを表示" } ] }

CY7C2670KV18-550BZI

Content could not be loaded

製品仕様情報

特長

利点

アプリケーション

デザインリソース

パートナーソリューション

開発者コミュニティ

CY7C2670KV18-550BZI

Content could not be loaded

製品仕様情報