CY7C25652KV18-400BZXC
Active and preferred
RoHS対応

CY7C25652KV18-400BZXC

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C25652KV18-400BZXC
CY7C25652KV18-400BZXC
データシート

製品仕様情報

  • Density
    72 MBit
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    QDR-II+, ODT
  • リードボール仕上げ
    Sn/Ag/Cu
  • 動作温度 範囲
    0 °C～70 °C
  • 動作電圧 範囲
    1.7 V～1.9 V
  • 周波数
    400 MHz
  • 組織 (X x Y)
    2Mb x 36
  • 認定
    Commercial
推奨
OPN
CY7C25652KV18-400BZXC
製品ステータス active and preferred
インフィニオン パッケージ
PG-BGA-165
パッケージ名 FBGA-165 (51-85180)
梱包サイズ 272
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー No
ハロゲンフリー Yes
RoHS対応 Yes
Infineon stock last updated:

製品ステータス
Active
インフィニオン パッケージ
PG-BGA-165
パッケージ名 FBGA-165 (51-85180)
梱包サイズ 272
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
CY7C25652KV18-400BZXCは72 MbitのQDR II+同期パイプラインSRAMで、165ボールFBGA、2M × 36構成、独立したリード/ライトポートを備えます。4ワードバーストと両ポートDDRインターフェースにより最大400 MHzで動作します。コア電源VDDは1.8 V、I/O電源VDDQは1.4 V～VDD。ODTとPLLを内蔵し、高帯域ネットワークやデータバッファに適します。

特長

  • 550 MHz動作(DDR 1100 MHz)
  • 独立した読出/書込データ
  • 読出/書込の同時取引対応
  • 4ワードバースト構成
  • DOFF高:2.5サイクル読出
  • DOFF低:1サイクル読出
  • 2入力クロックKとK
  • エコークロックCQ/CQ
  • QVLDで読出データ有効表示
  • D/BWS/KにODT内蔵
  • PLLは120 MHzまで動作
  • コアVDD 1.7 V～1.9 V

利点

  • DSP/ASIC向けに高帯域
  • データバス反転待ち不要
  • 読出と書込を並列化
  • アドレスバス周波数低減
  • 2.5サイクルで読出一定
  • 1サイクルで低レイテンシ
  • K/KでDDRタイミング簡素化
  • 高速データ取り込み容易
  • QVLDでタイミング調整削減
  • ODTで終端抵抗BOM削減
  • PLLでデータ配置マージン向上
  • 1.8 V動作で消費電力を低減

アプリケーション

ドキュメント

デザイン リソース

パートナー ソリューション

開発者コミュニティ

{ "ctalist":[ { "link" : "https://community.infineon.com/t5/forums/postpage/choose-node/true", "label" : "コミュニティに質問する", "labelEn" : "コミュニティに質問する" }, { "link" : "https://community.infineon.com/", "label" : "すべてのディスカッションを表示", "labelEn" : "すべてのディスカッションを表示" } ] }