CY7C1663KV18-550BZXC

データシート

パッケージ

データシート

製品仕様情報

Density

144 MBit
ECC

N
On-Die Termination (オンダイ終端)

N
アーキテクチャ

QDR-II+
インターフェース

Parallel
データバス幅

x 18
バンクスイッチング

N
バースト長 (Words)

4
ピークリフロー温度

260 °C
ファミリー

QDR-II+
リードボール仕上げ

Sn/Ag/Cu
動作温度範囲

0 °C～70 °C
動作電圧範囲

1.7 V～1.9 V
周波数

550 MHz
組織 (X x Y)

8Mb x 18
認定

Commercial
読み込みレイテンシ (サイクル)

2.5

	推奨
OPN	CY7C1663KV18-550BZXC
製品ステータス	active and preferred
インフィニオンパッケージ	PG-BGA-165
パッケージ名	FBGA-165 (51-85195)
梱包サイズ	210
梱包形態	TRAY
MSL (湿度感受性レベル)	3
防湿梱包	DRY
鉛フリー	No
ハロゲンフリー	No
RoHS対応	Yes
Infineon stock last updated:

製品ステータス	Active
インフィニオンパッケージ	PG-BGA-165
パッケージ名	FBGA-165 (51-85195)
梱包サイズ	210
梱包形態	TRAY
MSL (湿度感受性レベル)	3
防湿梱包	DRY
鉛フリー
ハロゲンフリー
RoHS準拠

CY7C1663KV18-550BZXCは144-Mbit（8 M × 18）のQDR II+同期パイプラインSRAMで、独立したリード/ライトポートと4ワードバーストを備えます。550 MHzクロックとDDR転送（1100 MHzデータレート）、2.5サイクルのリードレイテンシに対応。VDDは1.7～1.9 V、VDDQは1.4 V～VDDで、165ボールPb-free FBGAパッケージを提供し、高帯域ネットワーク、DSP、パケットバッファ用途に適します.

特長

550 MHz動作, DDR 1100 MHz
4ワード連続バースト
読出し/書込みポート分離
同時リード/ライト対応
読出し遅延2.5cy(DOFF=H)
QDR Iで1cy遅延(DOFF=L)
DDR用K/K入力クロック
データ捕捉用CQ/CQ
QVLDで有効データを通知
RQで出力インピーダンス調整
PLLが20 µsでロック
IEEE 1149.1 JTAG対応

利点

高速データに高帯域
アドレスバス周波数を低減
I/Oバス切替の待ち時間不要
同時R/Wでストール低減
2.5サイクル読出しが一定
1サイクルで低レイテンシ
高速でもタイミング収束容易
データ捕捉が簡単で低スキュー
受信側で有効期間が明確
SI改善で手戻りを低減
起動後もデータ配置が正確
基板デバッグ/テストを短縮

アプリケーション

デザインリソース

{ "ctalist":[ { "link" : "https://community.infineon.com/t5/forums/postpage/choose-node/true", "label" : "コミュニティに質問する", "labelEn" : "コミュニティに質問する" }, { "link" : "https://community.infineon.com/", "label" : "すべてのディスカッションを表示", "labelEn" : "すべてのディスカッションを表示" } ] }

CY7C1663KV18-550BZXC

Content could not be loaded

製品仕様情報

特長

利点

アプリケーション

デザインリソース

パートナーソリューション

開発者コミュニティ

CY7C1663KV18-550BZXC

Content could not be loaded

製品仕様情報