CY7C1612KV18-250BZXI
Active and preferred
RoHS対応
鉛フリー

CY7C1612KV18-250BZXI

データシート
パッケージ
個.
在庫あり

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1612KV18-250BZXI
CY7C1612KV18-250BZXI
個.
データシート


製品仕様情報

  • ECC
    N
  • Frequency
    250 MHz
  • On-Die Termination (オンダイ終端)
    N
  • アーキテクチャ
    QDR-II
  • インターフェース
    Parallel
  • データバス幅
    x 18
  • バンク スイッチング
    N
  • バースト長 (Words)
    2
  • ピークリフロー温度
    260 °C
  • ファミリー
    QDR-II
  • メモリ容量
    144 MBit
  • リードボール仕上げ
    Sn/Ag/Cu
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 範囲
    1.7 V～1.9 V
  • 組織 (X x Y)
    8Mb x 18
  • 認定
    Industrial
  • 読み込みレイテンシ (サイクル)
    1.5

推奨
OPN
CY7C1612KV18-250BZXI
製品ステータス active and preferred
インフィニオン パッケージ
PG-BGA-165
パッケージ名 FBGA-165 (51-85195)
梱包サイズ 210
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
組立国
TH
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-BGA-165
パッケージ名 FBGA-165 (51-85195)
梱包サイズ 210
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
組立国
TH
ウェハ製造国
TW
個.
在庫あり
CY7C1612KV18-250BZXI is a 144-Mbit QDR II synchronous pipelined SRAM organized as 8M × 18, with independent read and write ports for concurrent transactions and no bus turnaround. It supports two-word bursts and DDR interfaces, operating to 250 MHz clock. Read latency is 1.5 cycles with DOFF high (1 cycle in QDR I mode). Core supply is 1.8 V (±0.1 V) with VDDQ from 1.4 V to VDD, in a 165-ball FBGA.

特長

  • Dual read/write data ports
  • 360 MHz clock operation
  • DDR I/O, 720 MHz data transfer
  • Two-word burst on all accesses
  • Two input clocks K and K
  • Separate output clocks C and C
  • Echo clocks CQ and CQ
  • 1.5-cycle read latency (DOFF=1)
  • 1-cycle read latency (DOFF=0)
  • 1.8 V VDD supply
  • VDDQ = 1.4 V to VDD
  • IEEE 1149.1-2001 JTAG TAP

利点

  • No bus turnaround, more bandwidth
  • Concurrent reads and writes
  • Fast throughput at 360 MHz
  • Echo clocks ease data capture
  • C/C clocks reduce skew issues
  • Flexible latency eases timing
  • PLL improves data placement
  • JTAG simplifies board test
  • Port selects enable depth scaling
  • VDDQ range eases I/O matching
  • Defined power-up prevents faults
  • Low SER improves data integrity

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ