CY7C1512KV18-250BZXC
Active and preferred
RoHS対応
鉛フリー

CY7C1512KV18-250BZXC

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1512KV18-250BZXC
CY7C1512KV18-250BZXC
データシート


製品仕様情報

  • Frequency
    250 MHz
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    QDR-II
  • メモリ容量
    72 MBit
  • リードボール仕上げ
    Sn/Ag/Cu
  • 動作温度 範囲
    0 °C～70 °C
  • 動作電圧 範囲
    1.7 V～1.9 V
  • 組織 (X x Y)
    4M x 18
  • 認定
    Commercial

推奨
OPN
CY7C1512KV18-250BZXC
製品ステータス active and preferred
インフィニオン パッケージ
PG-BGA-165
パッケージ名 FBGA-165 (51-85180)
梱包サイズ 272
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
組立国
TH
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-BGA-165
パッケージ名 FBGA-165 (51-85180)
梱包サイズ 272
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
組立国
TH
ウェハ製造国
TW
CY7C1512KV18-250BZXC is a 72-Mbit QDR II synchronous pipelined SRAM in a 4M × 18 organization, with separate read and write ports to eliminate bus turnaround. It supports two-word burst transfers with DDR interfaces, operating up to 250 MHz clock. Core VDD is 1.8 V ±0.1 V with VDDQ from 1.4 V to VDD. It includes byte write, ZQ programmable impedance, echo clocks, and an on-chip PLL.

特長

  • 72-Mbit QDR II SRAM architecture
  • Separate read/write data ports
  • Concurrent read and write transactions
  • Two-word burst on all accesses
  • DDR I/O, 350 MHz (700 MHz data)
  • 1.5-cycle read latency (DOFF=HIGH)
  • 1-cycle read latency (DOFF=LOW)
  • Input clocks K/K and output C/C
  • Echo clocks CQ/CQ for data capture
  • Core VDD 1.7-1.9 V (nom 1.8 V)
  • VDDQ 1.4 V to VDD, VREF range
  • JTAG IEEE 1149.1 boundary scan

利点

  • High bandwidth for fast networking
  • No bus turnaround delays
  • Parallel R/W boosts throughput
  • Two-word bursts cut command load
  • DDR at 700 MHz speeds transfers
  • Low-latency reads for tight timing
  • DOFF selects latency vs pipeline
  • Separate clocks ease timing closure
  • Echo clocks simplify PCB capture
  • 1.8 V core helps reduce power
  • HSTL levels fit high-speed links
  • JTAG speeds board test and debug

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ