CY7C1480BV33-167AXI
Active and preferred
RoHS対応
鉛フリー

CY7C1480BV33-167AXI

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1480BV33-167AXI
CY7C1480BV33-167AXI
データシート


製品仕様情報

  • ECC
    N
  • Frequency
    167 MHz
  • On-Die Termination (オンダイ終端)
    N
  • アーキテクチャ
    Standard Sync, Pipeline SCD
  • インターフェース
    Parallel
  • データバス幅
    x 36
  • バンク スイッチング
    N
  • ピークリフロー温度
    260 °C
  • ファミリー
    Standard Sync
  • メモリ容量
    72 MBit
  • リードボール仕上げ
    Pure Sn;Ni/Pd/Au
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 範囲
    3.14 V～3.63 V
  • 組織 (X x Y)
    2Mb x 36
  • 認定
    Industrial
  • 読み込みレイテンシ (サイクル)
    1

推奨
OPN
CY7C1480BV33-167AXI
製品ステータス active and preferred
インフィニオン パッケージ
PG-TQFP-100
パッケージ名 TQFP-100 (51-85050)
梱包サイズ 72
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
組立国
TW
ウェハ製造国
US
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TQFP-100
パッケージ名 TQFP-100 (51-85050)
梱包サイズ 72
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
組立国
TW
ウェハ製造国
US
CY7C1480BV33-167AXI is a 72-Mbit pipelined synchronous SRAM organized as 2M × 36 with registered inputs/outputs for 3-1-1-1 burst operation up to 167 MHz. It uses a 3.3 V core supply with 2.5 V/3.3 V JESD8-5 compatible I/O, supports interleaved or linear bursts via an on-chip 2-bit counter, and provides byte writes (BWE/BWX) plus global write (GW). Asserting ZZ enters sleep mode and preserves data integrity.

特長

  • Bus operation up to 250 MHz
  • 3.0 ns max clock-to-output tCO
  • Registered I/O for pipelining
  • High-performance 3-1-1-1 access
  • 2-bit wraparound burst counter
  • Linear or interleaved burst (MODE)
  • ADSP/ADSC address strobes
  • ADV increments burst address
  • Byte write via BWE and BWX
  • Global write (GW) all bytes
  • Asynchronous OE tri-state control
  • ZZ sleep mode with data retention

利点

  • 250 MHz supports high throughput
  • 3.0 ns tCO lowers read latency
  • Pipelining boosts system clock rate
  • 3-1-1-1 speeds burst transfers
  • On-chip counter cuts external logic
  • Burst modes fit CPU bus types
  • ADSP/ADSC simplifies bus interfacing
  • ADV enables fast sequential fetches
  • Byte write reduces write bandwidth
  • Global write speeds full updates
  • Tri-state eases bus sharing
  • Sleep mode reduces idle power

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ