CY7C1371KVE33-100AXI
Active and preferred
RoHS対応
鉛フリー

CY7C1371KVE33-100AXI

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1371KVE33-100AXI
CY7C1371KVE33-100AXI
データシート


製品仕様情報

  • Currently planned availability until at least
    2031
  • ECC
    Y
  • Frequency
    100 MHz
  • On-Die Termination (オンダイ終端)
    N
  • アーキテクチャ
    NoBL, Flow-through
  • インターフェース
    Parallel
  • データバス幅
    x 36
  • バンク スイッチング
    N
  • バースト長 (Words)
    4
  • ピークリフロー温度
    260 °C
  • ファミリー
    Synchronous SRAM with ECC
  • メモリ容量
    18 MBit
  • リードボール仕上げ
    Pure Sn
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 範囲
    3.135 V～3.6 V
  • 組織 (X x Y)
    512Kb x 36
  • 認定
    Industrial
  • 読み込みレイテンシ (サイクル)
    1

推奨
OPN
CY7C1371KVE33-100AXI
製品ステータス active and preferred
インフィニオン パッケージ
PG-TQFP-100
パッケージ名 TQFP-100 (51-85050)
梱包サイズ 360
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2031
発売開始日 03/2022
組立国
TW
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TQFP-100
パッケージ名 TQFP-100 (51-85050)
梱包サイズ 360
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2031
発売開始日 03/2022
組立国
TW
ウェハ製造国
TW
CY7C1371KVE33-100AXI is an 18-Mbit (512K × 36) synchronous flow-through burst SRAM with NoBL architecture and on-chip ECC. It supports 100 MHz bus operation with data transferred every clock and eliminates dead cycles between writes and reads. The device uses 3.135 V to 3.6 V VDD with 2.5 V or 3.3 V VDDQ I/O, and is offered in a 100-pin Pb-free TQFP for -40°C to +85°C industrial systems.

特長

  • NoBL architecture, no dead cycles
  • Up to 133 MHz, zero wait states
  • 6.5 ns clock-to-output (133 MHz)
  • Data on every clock cycle
  • Burst: linear or interleaved
  • Byte write via BWx + WE
  • Registered synchronous inputs
  • Self-timed synchronous writes
  • Asynchronous OE output control
  • 3 chip enables (CE1/CE2/CE3)
  • Sleep mode via ZZ; 2tCYC entry/exit
  • On-chip ECC lowers soft errors

利点

  • Seamless read/write switching
  • High throughput at 133 MHz bus
  • Faster access for tight timing
  • Predictable per-cycle transfers
  • Efficient burst data streaming
  • Update bytes without full writes
  • Simplifies synchronous timing
  • Reliable writes at high speed
  • Easy bus tri-state control
  • Simple bank selection/expansion
  • Cut standby power in sleep
  • Better data integrity in radiation

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ