CY7C1061G30-10BV1XET
Active and preferred
RoHS対応
鉛フリー

CY7C1061G30-10BV1XET

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1061G30-10BV1XET
CY7C1061G30-10BV1XET


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    FAST SRAM
  • メモリ容量
    16 MBit
  • リードボール仕上げ
    Sn/Ag/Cu
  • 動作温度 範囲
    -40 °C~125 °C
  • 動作電圧 (VCCQ) 範囲
    2.2 V~3.6 V
  • 動作電圧 範囲
    2.2 V~3.6 V
  • 組織 (X x Y)
    1Mb x 16
  • 認定
    Automotive(E)
  • 速度
    10 ns

OPN
CY7C1061G30-10BV1XET
製品ステータス active and preferred
インフィニオン パッケージ
パッケージ名 VFBGA-48 (51-85150)
梱包サイズ 2000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
TW
ウェハ製造国
TW
Infineon stock last updated:
個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
パッケージ名 VFBGA-48 (51-85150)
梱包サイズ 2000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
TW
ウェハ製造国
TW
CY7C1061G30-10BV1XET is a 16-Mbit (1 M × 16) asynchronous CMOS SRAM with embedded ECC for automotive use. It operates from 2.2 V to 3.6 V over −40°C to 125°C and supports 10 ns access time (tAA) and 10 ns read/write cycle time (tRC/tWC). ECC detects and corrects single-bit read errors. BLE/BHE enable upper/lower byte writes with CE, OE, and WE control. It is supplied in a Pb-free 48-ball VFBGA.

特長

  • 16-Mbit (1 M x 16) SRAM
  • ECC corrects 1-bit read errors
  • 10 ns address access time (tAA)
  • 10 ns read cycle time (tRC)
  • 10 ns write cycle time (tWC)
  • Byte writes via BLE/BHE
  • VCC operating: 2.2 V to 3.6 V
  • Data retention at VCC = 1.0 V
  • ICC typ 90 mA at fMAX
  • ISB2 typ 20 mA standby
  • OE to data: 5 ns (tDOE)
  • Output High-Z when deselected

利点

  • Higher data integrity in SRAM reads
  • Fewer soft errors to debug in field
  • Fast reads for tight timing margins
  • Predictable read throughput
  • Fast writes for real-time logging
  • Byte writes reduce bus traffic
  • Works with 2.2 V–3.6 V rails
  • Retain data during low-power sleep
  • Lower active power at high speed
  • Lower standby power when idle
  • Faster OE improves read latency
  • High-Z simplifies bus sharing

アプリケーション

ドキュメント

設計リソース

開発者コミュニティ