CY621472E30LL-45ZSXIT
Active and preferred
RoHS対応
鉛フリー

CY621472E30LL-45ZSXIT

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY621472E30LL-45ZSXIT
CY621472E30LL-45ZSXIT
データシート


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    MoBL™ SRAM
  • メモリ容量
    4 MBit
  • リードボール仕上げ
    Ni/Pd/Au
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 (VCCQ) (最大)
    3.6 V
  • 動作電圧 範囲
    2.2 V～3.6 V
  • 組織 (X x Y)
    256K x 16
  • 認定
    Industrial
  • 速度
    45 ns

推奨
OPN
CY621472E30LL-45ZSXIT
製品ステータス active and preferred
インフィニオン パッケージ
PG-TSOP-44
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 1000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW,US
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TSOP-44
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 1000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW,US
CY621472E30LL-45ZSXIT is a 4-Mbit (256K × 16) CMOS SRAM in a 44-pin TSOP II (Pb-free) package for 3 V-typ systems. It operates from 2.2 V to 3.6 V over –40°C to +85°C and supports 45 ns access. Typical active current is 3.5 mA at 1 MHz, with automatic power-down standby at 2.5 µA typical (7 µA max) when deselected. Dual chip enables and byte enables simplify expansion and byte-wide reads/writes.

特長

  • 256K × 16 CMOS SRAM architecture
  • 45 ns read/write cycle time
  • VCC operating range 2.2 V to 3.6 V
  • 3.5 mA active at 1 MHz (typ)
  • 2.5 µA standby current (typ)
  • Standby cuts power >99% deselect
  • Data retention at VCC = 1.5 V
  • ICCDR 8.8 µA max at VCC = 1.5 V
  • Byte write via BHE/BLE controls
  • Automatic power-down on deselect
  • OE-controlled tri-state outputs

利点

  • Fast 45 ns access reduces latency
  • 2.2–3.6 V fits common 3.3 V
  • Low active current extends battery
  • µA standby reduces sleep power
  • Deselect power-down saves energy
  • 1.5 V retention keeps data saved
  • Byte writes cut bus activity
  • Tri-state outputs simplify bus sharing
  • CE1/CE2 supports easy expansion
  • CMOS I/O eases MCU interfacing
  • High-Z outputs reduce contention

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ