CY62128ELL-55ZAXE
Active and preferred
RoHS対応
鉛フリー

CY62128ELL-55ZAXE

データシート
パッケージ
個.
在庫あり

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY62128ELL-55ZAXE
CY62128ELL-55ZAXE
個.
データシート


製品仕様情報

  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    MoBL™ SRAM
  • メモリ容量
    1 MBit
  • リードボール仕上げ
    Pure Sn
  • 動作温度 範囲
    -40 °C～125 °C
  • 動作電圧 (VCCQ) (最大)
    5.5 V
  • 動作電圧 範囲
    4.5 V～5.5 V
  • 組織 (X x Y)
    128K x 8
  • 認定
    Automotive
  • 速度
    55 ns

推奨
OPN
CY62128ELL-55ZAXE
製品ステータス active and preferred
インフィニオン パッケージ
PG-TSOP-32
パッケージ名 STSOP-32 (51-85094)
梱包サイズ 468
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
組立国
TW
ウェハ製造国
US
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TSOP-32
パッケージ名 STSOP-32 (51-85094)
梱包サイズ 468
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
組立国
TW
ウェハ製造国
US
個.
在庫あり
CY62128ELL-55ZAXE is a 1-Mbit (128 K × 8) CMOS static RAM with 55 ns access time for 5 V systems. It operates from 4.5 V to 5.5 V over –40°C to +125°C (Automotive-E) and supports automatic power-down when deselected (CE1 HIGH or CE2 LOW), with I/Os in high impedance. Typical current is 1.3 mA at 1 MHz and 1 µA standby (30 µA max). It is offered in a 32-pin Pb-free STSOP for processor memory and buffer use.

特長

  • 128K × 8 SRAM organization
  • 45 ns read cycle time (tRC)
  • 4.5 V to 5.5 V VCC operation
  • 1.3 mA typ ICC at 1 MHz
  • 1 µA typ standby current
  • Auto CE power-down (ISB2)
  • CE1/CE2 and OE chip controls
  • High-Z outputs when deselected
  • TTL-compatible input levels
  • VIH 2.2 V, VIL 0.8 V thresholds
  • 10 pF max input capacitance
  • tDOE 22 ns OE to data valid

利点

  • Fast 45 ns cycles cut latency
  • 5 V supply fits legacy designs
  • 1.3 mA typ lowers active power
  • 1 µA standby extends battery life
  • Auto power-down saves idle energy
  • CE1/CE2 simplify memory expansion
  • High-Z outputs ease bus sharing
  • TTL levels ease MCU/CPU interface
  • Defined thresholds reduce errors
  • Low capacitance eases timing margins
  • 22 ns OE read improves response
  • Lower standby cuts thermal load

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ