CY7C4141KV13-633FCXI

データシート

パッケージ

データシート

製品仕様情報

Currently planned availability until at least

2031
Density

144 MBit
ECC

Y
On-Die Termination (オンダイ終端)

Y
アーキテクチャ

QDR-IV
インターフェース

Parallel
データバス幅

x 36
バンクスイッチング

N
バースト長 (Words)

2
ピークリフロー温度

260 °C
ファミリー

QDR-IV
リードボール仕上げ

Sn/Ag/Cu
動作温度範囲

-40 °C～85 °C
動作電圧範囲

1.26 V～1.34 V
周波数

667 MHz
組織 (X x Y)

4Mb x 36
認定

Commercial
読み込みレイテンシ (サイクル)

5

	推奨
OPN	CY7C4141KV13-633FCXI
製品ステータス	active and preferred
インフィニオンパッケージ	PG-FCBGA-361
パッケージ名	FCBGA-361 (001-70319)
梱包サイズ	120
梱包形態	TRAY
MSL (湿度感受性レベル)	3
防湿梱包	DRY
鉛フリー	Yes
ハロゲンフリー	Yes
RoHS対応	Yes
Infineon stock last updated:

製品ステータス	Active
インフィニオンパッケージ	PG-FCBGA-361
パッケージ名	FCBGA-361 (001-70319)
梱包サイズ	120
梱包形態	TRAY
MSL (湿度感受性レベル)	3
防湿梱包	DRY
鉛フリー
ハロゲンフリー
RoHS準拠

CY7C4141KV13-633FCXIは144 MbitのQDR-IV HP SRAM（4M × 36）で、独立した2つの双方向DDRデータポートと、共通のDDRアドレスバス（制御はSDR）を備えます。1266 MT/s（最大633 MHz）、2ワードバースト、オンダイ終端ODTに対応し、ECCで単一ビット誤りを訂正（SER < 0.01 FIT/Mb）。コア電源は1.3 V ±40 mV、POD I/OのVDDQは1.1 Vまたは1.2 Vです。

特長

144 Mbit QDR-IV HP SRAM
総レート1334 MT/s
最大動作周波数667 MHz
読出しレイテンシ5クロック
書込みレイテンシ3クロック
全アクセス2ワードバースト
双方向DDRデータポート2系統
両ポートで同時R/W可能
DDRアドレス+SDR制御信号
POD/HSTL/SSTL対応(JESD)
オンダイ終端ODT(可変)
ECC+バス反転+アドレスパリティ

利点

144 Mbitで外部メモリを削減
1334 MT/sでスループット向上
667 MHzで高速クロックに対応
読出し5周期で待ち時間を削減
書込み3周期で低レイテンシ
2ワードバーストで効率向上
2ポートで並列処理を強化
同時アクセスで停滞を低減
DDRアドレスで高RTRを実現
JESD準拠で基板設計が容易
ODTでSI設計を簡素化
ECC/パリティでデータ保護

アプリケーション

デザインリソース

{ "ctalist":[ { "link" : "https://community.infineon.com/t5/forums/postpage/choose-node/true", "label" : "コミュニティに質問する", "labelEn" : "コミュニティに質問する" }, { "link" : "https://community.infineon.com/", "label" : "すべてのディスカッションを表示", "labelEn" : "すべてのディスカッションを表示" } ] }

CY7C4141KV13-633FCXI

Content could not be loaded

製品仕様情報

特長

利点

アプリケーション

デザインリソース

パートナーソリューション

開発者コミュニティ

CY7C4141KV13-633FCXI

Content could not be loaded

製品仕様情報