CY7C1049GN-10VXIT
Active and preferred
RoHS対応
鉛フリー

CY7C1049GN-10VXIT

データシート
パッケージ
個.
在庫あり

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1049GN-10VXIT
CY7C1049GN-10VXIT
個.
データシート


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    FAST SRAM
  • メモリ容量
    4 MBit
  • リードボール仕上げ
    Pure Sn
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 範囲
    4.5 V～5.5 V
  • 動作電圧 (VCCQ) 範囲
    4.5 V～5.5 V
  • 組織 (X x Y)
    512K x 8
  • 認定
    Industrial
  • 速度
    10 ns

推奨
OPN
CY7C1049GN-10VXIT
製品ステータス active and preferred
インフィニオン パッケージ
PG-SOJ-36
パッケージ名 SOJ-36 (51-85090)
梱包サイズ 500
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
TW
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-SOJ-36
パッケージ名 SOJ-36 (51-85090)
梱包サイズ 500
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
TW
ウェハ製造国
TW
個.
在庫あり
CY7C1049GN-10VXIT is a 4-Mbit (512K × 8) fast asynchronous CMOS SRAM with 10 ns address access. It operates from 4.5 V to 5.5 V over -40°C to 85°C, provides TTL-compatible I/O levels, and supports automatic CE power-down (ISB2 8 mA max, CMOS inputs) plus 1.0 V data retention for battery backup. This variant is offered in a Pb-free 36-pin molded SOJ (V) package, supplied tape-and-reel.

特長

  • 512K × 8-bit SRAM organization
  • tAA access time down to 10 ns
  • VCC options: 1.65–5.5 V families
  • ICC 45 mA max at 100 MHz
  • ISB2 standby 8 mA max (CMOS)
  • ISB1 standby 15 mA max (TTL)
  • OE/CE/WE control read and write
  • Three-state I/O when deselected
  • Data retention at VCC = 1.0 V
  • ICCDR 8 mA max at VCC = 1.2 V
  • tRC read cycle time 10 ns
  • tDOE OE to data 4.5 ns max

利点

  • Fits 8-bit MCU memory maps
  • 10 ns access supports fast buses
  • Drop-in across 1.8/3.3/5 V rails
  • Predictable power at high speed
  • Lower standby draw in idle mode
  • TTL input mode eases interfacing
  • Simple async interface, no clock
  • High-Z I/O enables shared bus
  • Keeps data with backup supply
  • Low retention current saves energy
  • Short read cycle cuts latency
  • Fast OE improves bus turnarounds
ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ