2EDR3144XQE
Active and preferred
RoHS対応
鉛フリー

2EDR3144XQE

5.7 kV (rms) dual-channel gate driver IC with AEC-Q100 qualification, reinforced isolation, 6.5 A output current, 8.5 V UVLO
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

2EDR3144XQE
2EDR3144XQE

製品仕様情報

  • VBS UVLO (Off)
    8.5 V
  • VBS UVLO (On)
    9.3 V
  • アイソレーション タイプ
    Galvanic isolation - Reinforced
  • コンフィギュレーション
    High-side
  • チャネル
    2
  • パッケージ
    PG-DSO-14-79
  • 伝搬遅延オフ
    39 ns
  • 伝搬遅延オン
    39 ns
  • 入力 Vcc 範囲
    -0.3 V～17 V
  • 出力電流 (Sink)
    6.5 A
  • 出力電流 (Source)
    6 A
  • 製品名
    2EDR3144XQE
  • 認定
    AEC-Q100
  • 電圧クラス
    2300 V
推奨
OPN
2EDR3144XQEXUMA1
製品ステータス active and preferred
インフィニオン パッケージ
PG-DSO-14
パッケージ名 N/A
梱包サイズ 1500
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
Infineon stock last updated:

製品ステータス
Active
インフィニオン パッケージ
PG-DSO-14
パッケージ名 -
梱包サイズ 1500
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
EiceDRIVER™ Compact 2300V dual-channel isolated gate driver with +/-6.5 A typical peak output current in a 14-pin DSO wide body package for GaN HEMTs, IGBTs, MOSFETs and SiC MOSFETs. Qualified according to AEC-Q100. Offers dead-time control (DTC) and independent channel operation, allowing for operation as a dual-channel low-side driver, a dual-channel high-side driver, or a half-bridge gate driver with a configurable dead-time.

特長

  • For up to 2300 V Switches
  • 2300 V input-output functional isolation
  • Galvanically isolated coreless xformer
  • 35 V abs. max. output supply voltage
  • Up to 17 V input supply voltage
  • 39 ns typ propogation delay
  • 9.3 V / 8.5 V UVLO protection
  • CTI 600 Package with 8mm creepage
  • Enable Pin
  • Product validation according to AEC-Q100

利点

  • Strong 6.5 A output stage
  • Best-in-class CMTI of > 200 kV/µs
  • 8 mm input-to-output
  • 3.3 mm ch-to-ch
  • Part-to-part prop delay skew+ of 8 ns max
  • Ch-to-ch prop delay skew of 5ns max
  • IEC 60747-17 (planned), UL 1577
  • VIORM = 1767 V (peak, reinforced)
  • VISO = 5.7 kV (rms) for 1 min
  • UVLO options for GaN, Si, IGBT, SiC
  • Pin-to-pin package option
ドキュメント

デザイン リソース

パートナー ソリューション

開発者コミュニティ

{ "ctalist":[ { "link" : "https://community.infineon.com/t5/forums/postpage/choose-node/true", "label" : "コミュニティに質問する", "labelEn" : "コミュニティに質問する" }, { "link" : "https://community.infineon.com/", "label" : "すべてのディスカッションを表示", "labelEn" : "すべてのディスカッションを表示" } ] }