これは機械翻訳されたコンテンツです。 詳しくは こちらをご覧ください。

ADC逐次比較型レジスタ(ADC_SAR)

効率的な中速ADC: ADC_SARコンポーネント

nobutton

概要

ADC 逐次比較型レジスタ(ADC_SAR)コンポーネントは中速 (最大700 kspsのサンプリング)、中分解能(最大12ビット)、アナログ-デジタル変換を提供します。

  • PSoC™ 5LPファミリーのデバイスをサポート
  • 最大1Mspsで12ビットの分解能
  • 4つの消費電力モード
  • 選択可能な分解能およびサンプル レート
  • シングルエンド入力または差動入力

ADC 逐次比較型レジスタ(ADC_SAR)コンポーネントは中速 (最大700 kspsのサンプリング)、中分解能(最大12ビット)、アナログ-デジタル変換を提供します。

  • PSoC™ 5LPファミリーのデバイスをサポート
  • 最大1Mspsで12ビットの分解能
  • 4つの消費電力モード
  • 選択可能な分解能およびサンプル レート
  • シングルエンド入力または差動入力
comp_ADC_SAR
comp_ADC_SAR
comp_ADC_SAR

デザイン リソース