CY7C1069GN30-10ZSXIT
Active and preferred
RoHS対応
鉛フリー

CY7C1069GN30-10ZSXIT

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1069GN30-10ZSXIT
CY7C1069GN30-10ZSXIT
データシート


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    FAST SRAM
  • メモリ容量
    16 MBit
  • リードボール仕上げ
    Pure Sn
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 (VCCQ) 範囲
    2.2 V～3.6 V
  • 動作電圧 範囲
    2.2 V～3.6 V
  • 組織 (X x Y)
    2M x 8
  • 認定
    Industrial
  • 速度
    10 ns

推奨
OPN
CY7C1069GN30-10ZSXIT
製品ステータス active and preferred
インフィニオン パッケージ
PG-TSOP-54
パッケージ名 TSOP-II-54 (51-85160)
梱包サイズ 1000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
TW
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TSOP-54
パッケージ名 TSOP-II-54 (51-85160)
梱包サイズ 1000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
TW
ウェハ製造国
TW
CY7C1069GN30-10ZSXIT is a 16-Mbit (2M × 8) fast asynchronous CMOS SRAM in a Pb-free 54-pin TSOP II, supplied at 2.2 V to 3.6 V for -40°C to +85°C industrial operation. It delivers 10 ns access time and up to 110 mA operating current at fMAX, with automatic power-down when deselected. Dual chip enables, OE, and WE support simple read/write control and easy memory expansion in embedded systems.

特長

  • 16-Mbit (2M × 8) SRAM
  • 10 ns address access (tAA)
  • 10 ns read cycle time (tRC)
  • 10 ns write cycle time (tWC)
  • 5 ns OE to data valid (tDOE)
  • 2.2 V to 3.6 V VCC operation
  • 90 mA typ ICC at 100 MHz
  • Automatic power-down deselect
  • High-Z outputs when deselected
  • TTL-compatible inputs and outputs
  • 1.0 V data retention (VDR)
  • 21-bit addr (A0–A20), 8-bit I/O

利点

  • 10 ns access supports fast reads
  • 10 ns cycles raise data throughput
  • 5 ns OE access cuts read latency
  • 2.2–3.6 V fits 3.3 V rails
  • 90 mA typ helps power budgeting
  • Auto power-down reduces idle power
  • High-Z enables shared bus systems
  • TTL I/O eases logic interfacing
  • 1.0 V retention preserves contents
  • Retention mode lowers backup power
  • 21-bit address maps 2M locations
  • 8-bit I/O matches byte-wide MCUs

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ