CY62147EV30LL-45ZSXIT
Active and preferred
RoHS対応
鉛フリー

CY62147EV30LL-45ZSXIT

個.
在庫あり

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY62147EV30LL-45ZSXIT
CY62147EV30LL-45ZSXIT
個.


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    MoBL™ SRAM
  • メモリ容量
    4 MBit
  • リードボール仕上げ
    Ni/Pd/Au
  • 動作温度 範囲
    -40 °C~85 °C
  • 動作電圧 (VCCQ) (最大)
    3.6 V
  • 動作電圧 範囲
    2.2 V~3.6 V
  • 組織 (X x Y)
    256K x 16
  • 認定
    Industrial
  • 速度
    45 ns

OPN
CY62147EV30LL-45ZSXIT
製品ステータス active and preferred
インフィニオン パッケージ
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 1000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW,US
Infineon stock last updated:
個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 1000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW,US
個.
在庫あり
CY62147EV30LL-45ZSXIT is a 4-Mbit (256K × 16) CMOS SRAM in the MoBL family for battery-powered embedded systems. It operates from 2.2 V to 3.6 V over −40°C to +85°C, with 45 ns access time and 1.8 V/2.2 V input HIGH thresholds (by VCC range). Active current is 3.5 mA typ at 1 MHz (6 mA max) and 15 mA typ at fmax (20 mA max); automatic CE power-down gives 2.5 µA typ standby (7 µA max). Pb-free 44-pin TSOP II.

特長

  • 256K × 16 SRAM organization
  • 45 ns read/write cycle time
  • 2.2 V to 3.6 V single supply
  • 3.5 mA active at 1 MHz typ
  • 2.5 µA standby current typ
  • 1.5 V data-retention VCC
  • 8.8 µA data-retention max
  • Auto power-down on deselect
  • Byte writes via BHE/BLE
  • Tri-state outputs with OE
  • ±1 µA input/output leakage
  • > 2001 V ESD (MIL-STD-883)

利点

  • 16-bit SRAM fits buffer needs
  • 45 ns supports fast CPU access
  • 2.2–3.6 V fits 3 V rails
  • Low active current cuts power
  • µA standby extends battery life
  • Retain data at 1.5 V backup
  • Low ICCDR eases hold-up design
  • Power-down saves energy when idle
  • Byte write reduces bus traffic
  • Tri-state enables easy bus sharing
  • Low leakage aids low-power designs
  • High ESD improves robustness

アプリケーション

ドキュメント

設計リソース

開発者コミュニティ