IQE046N08LM5CG
Active and preferred
RoHS対応

IQE046N08LM5CG

OptiMOS™ 5 power MOSFET 80 V logic level in PQFN 3.3x3.3 Source-Down Center-Gate package
データシート
パッケージ
個.
在庫あり

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

IQE046N08LM5CG
IQE046N08LM5CG
個.
データシート

製品仕様情報

  • ID (@25°C) (最大)
    99 A
  • IDpuls (最大)
    396 A
  • Ptot (最大)
    100 W
  • QG (typ @4.5V)
    19 nC
  • QG (typ @10V)
    38 nC
  • RDS (on) (@10V) (最大)
    4.6 mΩ
  • RDS (on) (@4.5V) (最大)
    5.9 mΩ
  • VDS (最大)
    80 V
  • VGS(th) 範囲
    1.1 V～2.3 V
  • VGS(th)
    1.7 V
  • パッケージ
    PQFN 3.3x3.3 Source-Down
  • 予算価格€/ 1k
    0.91
  • 動作温度 範囲
    -55 °C～175 °C
  • 極性
    N
  • 特別な機能
    Logic Level, Center-Gate
推奨
OPN
IQE046N08LM5CGATMA1
製品ステータス active and preferred
インフィニオン パッケージ
PG-TTFN-9
パッケージ名 PQFN 3.3x3.3 Source-Down DSC
梱包サイズ 5000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 1
防湿梱包 NON DRY
鉛フリー No
ハロゲンフリー Yes
RoHS対応 Yes
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TTFN-9
パッケージ名 PQFN 3.3x3.3 Source-Down DSC
梱包サイズ 5000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 1
防湿梱包 NON DRY
鉛フリー
ハロゲンフリー
RoHS準拠
個.
在庫あり
IQE046N08LM5CG is Infineon’s new best-in-class OptiMOS™ 5 power MOSFET logic level in a PQFN 3.3x3.3 Source-Down Center-Gate (CG) package, offering the industry’s lowest on-state resistance RDS(on) at 25˚C, superior thermal performance, and optimized parallelization. The OptiMOS™ Source-Down is a revolutionary technology with a flipped silicon die inside, offering several advantages such as better thermal capability, higher power density and improved layout possibilities. Combined with the new PQFN 3.3x3.3 Center-Gate package, IQE046N08LM5CG is targeted for high power density and performance SMPS products commonly found in telecom and data servers.

特長

  • Logic level allows lower Qrr
  • Reduced RDS(on) by up to 30%
  • Improved RthJCover PQFN
  • Center Gate optimized for paralleling

利点

  • Enabling highest power density
  • Superior thermal performance
  • Efficient layout for space use
  • Simplified MOSFET parallelization

アプリケーション

ドキュメント

デザイン リソース

パートナー ソリューション

開発者コミュニティ

{ "ctalist":[ { "link" : "https://community.infineon.com/t5/forums/postpage/choose-node/true", "label" : "コミュニティに質問する", "labelEn" : "コミュニティに質問する" }, { "link" : "https://community.infineon.com/", "label" : "すべてのディスカッションを表示", "labelEn" : "すべてのディスカッションを表示" } ] }