CY7C2663KV18-550BZXC
Active and preferred
RoHS対応
鉛フリー

CY7C2663KV18-550BZXC

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C2663KV18-550BZXC
CY7C2663KV18-550BZXC
データシート


製品仕様情報

  • ECC
    N
  • Frequency
    550 MHz
  • On-Die Termination (オンダイ終端)
    Y
  • アーキテクチャ
    QDR-II+, ODT
  • インターフェース
    Parallel
  • データバス幅
    x 18
  • バンク スイッチング
    N
  • バースト長 (Words)
    4
  • ピークリフロー温度
    260 °C
  • ファミリー
    QDR-II+, ODT
  • メモリ容量
    144 MBit
  • リードボール仕上げ
    Sn/Ag/Cu
  • 動作温度 範囲
    0 °C～70 °C
  • 動作電圧 範囲
    1.7 V～1.9 V
  • 組織 (X x Y)
    8Mb x 18
  • 認定
    Commercial
  • 読み込みレイテンシ (サイクル)
    2.5

推奨
OPN
CY7C2663KV18-550BZXC
製品ステータス active and preferred
インフィニオン パッケージ
PG-BGA-165
パッケージ名 FBGA-165 (51-85195)
梱包サイズ 210
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
組立国
TH
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-BGA-165
パッケージ名 FBGA-165 (51-85195)
梱包サイズ 210
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
組立国
TH
ウェハ製造国
TW
CY7C2663KV18-550BZXC is a 144-Mbit QDR II+ synchronous pipelined SRAM in an 8M × 18 organization. It uses separate read and write ports with DDR I/O and a four-word burst, supporting a 550 MHz clock (1100 MHz data transfer) with 2.5-cycle read latency. Core VDD is 1.8 V (1.7–1.9 V) with VDDQ from 1.4 V to VDD, and it integrates ODT and echo clocks (CQ/CQ) for high-speed capture and timing.

特長

  • QDR II+ SRAM, 4-word burst
  • 550 MHz clock, 1100 MHz DDR data
  • Separate read/write data ports
  • Supports concurrent transactions
  • 2.5-cycle read latency (DOFF=1)
  • 1-cycle read latency mode (DOFF=0)
  • On-die termination for D/BWS/K
  • Echo clocks (CQ/CQ) for capture
  • QVLD pin indicates valid output data
  • PLL locks with 20 µs stable clock
  • PLL operates down to 120 MHz
  • VDD 1.7–1.9 V; VDDQ 1.4 V–VDD

利点

  • High bandwidth with fewer addresses
  • Faster transfers at 1100 MHz DDR
  • No bus turnarounds, lower latency
  • Read+write same time boosts throughput
  • Predictable 2.5-cycle read timing
  • 1-cycle reads cut access delay
  • ODT reduces external termination BOM
  • CQ/CQ eases timing at high speed
  • QVLD simplifies receive data capture
  • PLL stabilizes data placement
  • Runs PLL even at 120 MHz clocks
  • Works with 1.4 V or 1.5 V I/O

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ