CY62157G30-45ZXI
Active and preferred
RoHS対応
鉛フリー

CY62157G30-45ZXI

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY62157G30-45ZXI
CY62157G30-45ZXI
データシート


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    MoBL™ SRAM
  • メモリ容量
    8 MBit
  • リードボール仕上げ
    Pure Sn
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 範囲
    2.2 V～3.6 V
  • 組織 (X x Y)
    512K x 16
  • 認定
    Industrial

推奨
OPN
CY62157G30-45ZXI
製品ステータス active and preferred
インフィニオン パッケージ
PG-TSOP-48
パッケージ名 TSOP-I-48 (51-85183)
梱包サイズ 96
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
TH
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TSOP-48
パッケージ名 TSOP-I-48 (51-85183)
梱包サイズ 96
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
TH
ウェハ製造国
TW
CY62157G30-45ZXI is an 8-Mbit (512K × 16) CMOS MoBL SRAM with embedded ECC that detects and corrects single-bit errors. The -45 speed grade supports 45 ns access at 2.2 V to 3.6 V and industrial -40°C to +85°C operation, with dual chip enable control (CE1/CE2). Byte writes use BHE/BLE, and the Byte Power Down feature forces standby when both bytes are disabled, with ISB2 typ 1.4 µA and max 6.5 µA.

特長

  • 8-Mbit SRAM (512K × 16)
  • Embedded ECC corrects 1-bit errors
  • ERR pin flags corrected 1-bit errors
  • 45 ns read/write cycle time
  • VCC supply 1.65 V to 3.6 V
  • Standby current 6.5 µA max
  • Data retention at VDR = 1.0 V
  • Dual chip enable inputs (CE1, CE2)
  • Byte writes via BHE/BLE signals
  • Hi-Z outputs when deselected/OE HIGH
  • Byte power-down via BHE & BLE HIGH
  • HBM ESD rating >2001 V

利点

  • ECC improves data integrity in SRAM
  • ERR output simplifies error handling
  • 45 ns access supports fast CPUs
  • 1.65–3.6 V fits multi-rail systems
  • 6.5 µA max cuts standby power
  • 1.0 V retention saves backup energy
  • Dual CE supports simple bank select
  • Byte writes reduce bus bandwidth use
  • Hi-Z outputs ease bus sharing
  • Byte power-down saves idle power
  • HBM >2001 V improves robustness
  • Clear timing specs speed validation

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ