CY62146G30-45ZSXI
Active and preferred
RoHS対応
鉛フリー

CY62146G30-45ZSXI

データシート
パッケージ
個.
在庫あり

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY62146G30-45ZSXI
CY62146G30-45ZSXI
個.
データシート


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    MoBL™ SRAM
  • メモリ容量
    4 MBit
  • リードボール仕上げ
    Ni/Pd/Au
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 (VCCQ) (最大)
    3.6 V
  • 動作電圧 範囲
    2.2 V～3.6 V
  • 組織 (X x Y)
    256K x 16
  • 認定
    Industrial
  • 速度
    45 ns

推奨
OPN
CY62146G30-45ZSXI
製品ステータス active and preferred
インフィニオン パッケージ
PG-TSOP-44
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 675
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TSOP-44
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 675
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW
個.
在庫あり
CY62146G30-45ZSXI is a 4-Mbit (256K × 16) asynchronous CMOS SRAM with embedded ECC for single-bit error correction. The -45 speed grade supports 45 ns access at 2.2 V–3.6 V over the industrial range (-40°C to +85°C). It is offered in a 44-pin TSOP II package (ZS) with single chip enable, supports byte writes via BLE/BHE, and reduces standby power with ISB2 of 3.5 µA typ (8.7 µA max).

特長

  • 4-Mbit SRAM (256K × 16)
  • Embedded ECC single-bit correct
  • 45 ns or 55 ns read cycle
  • OE access 22 ns (45 ns grade)
  • 16-bit I/O with byte enables
  • Address bus A0-A17 (18 bits)
  • Single or dual chip enable inputs
  • Auto power-down standby 3.5 µA typ
  • Standby current 8.7 µA max
  • 1.0-V data retention mode
  • TTL-compatible I/O levels
  • Outputs go HI-Z when deselected

利点

  • Fits 16-bit memory maps easily
  • ECC corrects bit errors on read
  • 45 ns supports fast CPU access
  • 22 ns OE enables low read latency
  • Byte writes reduce bus bandwidth
  • 18-bit address simplifies decode
  • Flexible CE options ease design-in
  • µA standby extends battery life
  • Low max standby eases power budget
  • Retention saves data in deep sleep
  • TTL I/O eases logic interfacing
  • HI-Z outputs simplify bus sharing

アプリケーション

産業用オートメーション
ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ