CY7C1650KV18-450BZC
Active and preferred

CY7C1650KV18-450BZC

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1650KV18-450BZC
CY7C1650KV18-450BZC
データシート

製品仕様情報

  • Density
    144 MBit
  • ECC
    N
  • On-Die Termination (オンダイ終端)
    N
  • アーキテクチャ
    DDR-II+ CIO
  • インターフェース
    Parallel
  • データバス幅
    x 36
  • バンク スイッチング
    N
  • バースト長 (Words)
    2
  • ピークリフロー温度
    260 °C
  • ファミリー
    DDR-II+ CIO
  • リードボール仕上げ
    Sn/Pb
  • 動作温度 範囲
    0 °C～70 °C
  • 動作電圧 範囲
    1.7 V～1.9 V
  • 周波数
    450 MHz
  • 組織 (X x Y)
    4Mb x 36
  • 認定
    Commercial
  • 読み込みレイテンシ (サイクル)
    2
推奨
OPN
CY7C1650KV18-450BZC
製品ステータス active and preferred
インフィニオン パッケージ
P-BGA-165
パッケージ名 FBGA-165 (51-85195)
梱包サイズ 210
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー No
ハロゲンフリー Yes
RoHS対応 No
Infineon stock last updated:

製品ステータス
Active
インフィニオン パッケージ
P-BGA-165
パッケージ名 FBGA-165 (51-85195)
梱包サイズ 210
梱包形態 TRAY
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
CY7C1650KV18-450BZCは144 MbitのDDR II+同期パイプラインSRAMで、4 M×36構成の2ワードバーストに対応します。最大450 MHzクロックでDDRデータ転送は900 MHz、読出しレイテンシは2.0サイクル（DOFF Lowで1サイクル）です。コアVDDは1.7 V～1.9 V、I/O VDDQは1.4 V～VDD。CQ/CQエコークロック、QVLD、ZQインピーダンス、IEEE 1149.1 JTAGを搭載します。

特長

  • 144-Mbit DDR II+ SRAM
  • 450 MHz動作, DDR 900 MHz
  • 2ワード・バースト方式
  • DOFF高: 読出し遅延2サイクル
  • DOFF低: DDR I 1サイクル
  • 入力クロックK/Kの2系統
  • エコークロックCQ/CQ
  • QVLD有効データ表示
  • ZQで出力インピーダンス可変
  • RQ 175–350 Ωで整合
  • PLL: 120 MHz〜最大クロック
  • IEEE 1149.1 JTAG対応

利点

  • 高速メモリ向けに高帯域
  • DDRでクロック当たり転送増
  • 2ワードでアドレス切替低減
  • 2サイクル遅延でタイミング安定
  • DDR Iで立上げが容易
  • K/KでDDRのタイミング余裕向上
  • CQ/CQで高速キャプチャ簡単
  • QVLDで読出しタイミング判断減
  • ZQ整合で反射・リンギング低減
  • 広いRQで一般的Z0に対応
  • PLLで高速時のデータ配置改善
  • JTAGで基板テスト/デバッグ短縮

アプリケーション

ドキュメント

デザイン リソース

パートナー ソリューション

開発者コミュニティ