これは機械翻訳されたコンテンツです。 詳しくは こちらをご覧ください。

Smart I/O™ (PDL)

Smart I/O™コンポーネントによるGPIOの柔軟性の向上

概要

スマートI/O™コンポーネント:カスタマイズされたGPIOルーティングと低電力サポート

Smart I/O™コンポーネントでGPIOの柔軟性を向上: カスタマイズされた配線と低消費電力モードに対応したプログラマブル ロジック ファブリック。

柔軟なGPIO信号処理とルーティング

GPIOポートからチップへの入力は、チップのペリフェラルブロックと接続にルーティングされる前に論理的に操作できます。同様に、ペリフェラルブロックからの出力とチップの内部接続は、GPIOポートにルーティングされる前に論理的に操作できます。

柔軟なGPIO制御のためのカスタムロジックファブリック

Smart I/O Componentのプログラマブルロジックファブリックは、純粋に組み合わせることも、クロック選択を選択して登録することもできます。その機能は完全にユーザー定義であり、ファブリックで特定のルートが必要ない場合は、各パスを選択的にバイパスできます。

スマートI/O™コンポーネントによる効率的なGPIO管理

各スマートI/Oコンポーネントは、特定のGPIOポートに関連付けられ、ポート全体を消費します。コンポーネントを使用しない場合、そのポートのスマートI/O機能はバイパスされます。

このコンポーネントは、ディープスリープ低電力モードまで動作でき、必要に応じてポート割り込みを使用してチップをウェイクアップできます。

スマートI/O™(PDL)機能
  • I/Oポートでグルーロジック機能を提供
  • ディープスリープ低電力モード動作
  • ユーザー定義ロジック用の柔軟なルックアップテーブル配列
  • 8ビット多機能カウンター&シフター
  • 組み合わせ演算とクロック演算(登録済み)演算
  • 低レイテンシの確定的遅延
  • ファブリックで信号をルーティングするためのシンプルなユーザーインターフェース

スマートI/O™コンポーネント:カスタマイズされたGPIOルーティングと低電力サポート

Smart I/O™コンポーネントでGPIOの柔軟性を向上: カスタマイズされた配線と低消費電力モードに対応したプログラマブル ロジック ファブリック。

柔軟なGPIO信号処理とルーティング

GPIOポートからチップへの入力は、チップのペリフェラルブロックと接続にルーティングされる前に論理的に操作できます。同様に、ペリフェラルブロックからの出力とチップの内部接続は、GPIOポートにルーティングされる前に論理的に操作できます。

柔軟なGPIO制御のためのカスタムロジックファブリック

Smart I/O Componentのプログラマブルロジックファブリックは、純粋に組み合わせることも、クロック選択を選択して登録することもできます。その機能は完全にユーザー定義であり、ファブリックで特定のルートが必要ない場合は、各パスを選択的にバイパスできます。

スマートI/O™コンポーネントによる効率的なGPIO管理

各スマートI/Oコンポーネントは、特定のGPIOポートに関連付けられ、ポート全体を消費します。コンポーネントを使用しない場合、そのポートのスマートI/O機能はバイパスされます。

このコンポーネントは、ディープスリープ低電力モードまで動作でき、必要に応じてポート割り込みを使用してチップをウェイクアップできます。

スマートI/O™(PDL)機能
  • I/Oポートでグルーロジック機能を提供
  • ディープスリープ低電力モード動作
  • ユーザー定義ロジック用の柔軟なルックアップテーブル配列
  • 8ビット多機能カウンター&シフター
  • 組み合わせ演算とクロック演算(登録済み)演算
  • 低レイテンシの確定的遅延
  • ファブリックで信号をルーティングするためのシンプルなユーザーインターフェース
PDL
PDL
PDL

デザイン リソース