IQE006NE2LM5CG
Active and preferred
RoHS対応

IQE006NE2LM5CG

OptiMOS™ low-voltage power MOSFET 25V in PQFN 3.3x3.3 Source-Down Center-Gate package with industry leading RDS(on)
データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

IQE006NE2LM5CG
IQE006NE2LM5CG
データシート

製品仕様情報

  • Ciss
    4100 pF
  • Coss
    1700 pF
  • ID (@25°C) (最大)
    298 A
  • IDpuls (最大)
    1192 A
  • Ptot (最大)
    89 W
  • QG (typ @4.5V)
    28.5 nC
  • QG (typ @10V)
    61.7 nC
  • RDS (on) (@10V) (最大)
    0.65 mΩ
  • RDS (on) (@4.5V) (最大)
    0.8 mΩ
  • RthJA (最大)
    60 K/W
  • RthJC (最大)
    1.4 K/W
  • Rth
    1.4 K/W
  • VDS (最大)
    25 V
  • VGS(th) 範囲
    1.2 V～2 V
  • VGS (最大)
    16 V
  • パッケージ
    PQFN 3.3x3.3 Source-Down
  • 予算価格€/ 1k
    0.82
  • 動作温度 範囲
    -55 °C～150 °C
  • 極性
    N
  • 特別な機能
    Logic Level, Center-Gate
推奨
OPN
IQE006NE2LM5CGATMA1
製品ステータス active and preferred
インフィニオン パッケージ
PG-TTFN-9
パッケージ名 PQFN 3.3x3.3 Source-Down
梱包サイズ 5000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 1
防湿梱包 NON DRY
鉛フリー No
ハロゲンフリー Yes
RoHS対応 Yes
Infineon stock last updated:

製品ステータス
Active
インフィニオン パッケージ
PG-TTFN-9
パッケージ名 PQFN 3.3x3.3 Source-Down
梱包サイズ 5000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 1
防湿梱包 NON DRY
鉛フリー
ハロゲンフリー
RoHS準拠
IQE006NE2LM5CG OptiMOS™ low-voltage power MOSFET Source-Down is available as a Center-Gate footprint version. Placing the gate in the middle of the footprint leads to an optimized source connection. Center-Gate footprint offers the advantage of optimized and easy parallelization of MOSFETs as it comes with a larger drain to source creepage distance, improving current capability, resulting in higher output levels.

特長

  • RDS(on) reduction up to 30%
  • Superior thermal management option
  • Optimized layout possibilities
  • Two footprint versions available

利点

  • Higher current capability
  • Highest power density and performance
  • Shrink of form factor
  • SuperSO8 performance in smaller package
  • Optimized PCB parasitics
  • Decrease of RthJA and RthJC
  • Better transfer of power losses
  • Double-side cooling
  • Source-Down for existing PCB
  • Center-Gate optimizes parallelization
ドキュメント

デザイン リソース

パートナー ソリューション

開発者コミュニティ

{ "ctalist":[ { "link" : "https://community.infineon.com/t5/forums/postpage/choose-node/true", "label" : "コミュニティに質問する", "labelEn" : "コミュニティに質問する" }, { "link" : "https://community.infineon.com/", "label" : "すべてのディスカッションを表示", "labelEn" : "すべてのディスカッションを表示" } ] }