CY621472GN30-45ZSXIT
Active and preferred
RoHS対応
鉛フリー

CY621472GN30-45ZSXIT

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY621472GN30-45ZSXIT
CY621472GN30-45ZSXIT
データシート


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    MoBL™ SRAM
  • メモリ容量
    4 MBit
  • リードボール仕上げ
    Pure Sn
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 範囲
    2.2 V～3.6 V
  • 動作電圧 (VCCQ) (最大)
    3.6 V
  • 組織 (X x Y)
    256K x 16
  • 認定
    Industrial
  • 速度
    45 ns

推奨
OPN
CY621472GN30-45ZSXIT
製品ステータス active and preferred
インフィニオン パッケージ
PG-TSOP-44
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 1000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TSOP-44
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 1000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW
CY621472GN30-45ZSXIT is a 4-Mbit (256K × 16) CMOS low-power SRAM (MoBL) with dual chip enable. It operates from 2.2 V to 3.6 V over -40°C to +85°C and supports 45 ns access time. Standby (automatic power-down) is 3.5 µA typical, 8.7 µA max, and operating ICC is 15 mA typ, 20 mA max at fmax (22.22 MHz). Byte power-down engages when both BLE and BHE are disabled. 44-pin TSOP II tape-and-reel.

特長

  • 4-Mbit SRAM, 256K x 16
  • 45 ns/55 ns access time options
  • 16-bit I/O with byte enables
  • BHE/BLE byte read/write control
  • Single or dual chip-enable inputs
  • OE-controlled data output
  • Tri-state I/O when deselected
  • Byte Power Down via BHE/BLE
  • Standby current typ 3.5 µA
  • Standby current max 8.7 µA
  • Read cycle time 45 ns min
  • Input/output leakage ±1 µA

利点

  • Fast reads for low-latency buffers
  • Save energy in standby modes
  • Byte writes reduce bus traffic
  • Power down per byte saves power
  • Flexible CE fits more bus schemes
  • OE timing eases system interfacing
  • HI-Z outputs simplify bus sharing
  • Low leakage cuts battery drain
  • Predictable 45 ns read timing
  • Byte enables simplify 8-bit access
  • Quick power-up with CE assert
  • Short OE-to-data cuts latency

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ