IQE022N06LM5CGSC
Active and preferred
RoHS対応

IQE022N06LM5CGSC

OptiMOS™ 5 power MOSFET 60 V logic level in PQFN 3.3x3.3 Source-Down Center-Gate DSC package
データシート
パッケージ
個.
在庫あり

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

IQE022N06LM5CGSC
IQE022N06LM5CGSC
個.
データシート

製品仕様情報

  • ID (@25°C) (最大)
    151 A
  • IDpuls (最大)
    604 A
  • Ptot (最大)
    100 W
  • QG (typ @4.5V)
    26 nC
  • QG (typ @10V)
    53 nC
  • RDS (on) (@10V) (最大)
    2.2 mΩ
  • RDS (on) (@4.5V) (最大)
    2.9 mΩ
  • VDS (最大)
    60 V
  • VGS(th) 範囲
    1.1 V～2.3 V
  • VGS(th)
    1.7 V
  • パッケージ
    PQFN 3.3x3.3 Source-Down
  • 予算価格€/ 1k
    1.33
  • 動作温度 範囲
    -55 °C～175 °C
  • 極性
    N
  • 特別な機能
    Logic Level, Center-Gate Dual-Side Cooling
推奨
OPN
IQE022N06LM5CGSCATMA1
製品ステータス active and preferred
インフィニオン パッケージ
PG-WHTFN-9
パッケージ名 PQFN 3.3x3.3 Source-Down DSC
梱包サイズ 6000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 1
防湿梱包 NON DRY
鉛フリー No
ハロゲンフリー Yes
RoHS対応 Yes
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-WHTFN-9
パッケージ名 PQFN 3.3x3.3 Source-Down DSC
梱包サイズ 6000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 1
防湿梱包 NON DRY
鉛フリー
ハロゲンフリー
RoHS準拠
個.
在庫あり
IQE022N06LM5CGSC is Infineon’s new best-in-class OptiMOS™ 5 power MOSFET 60 V logic level in a PQFN 3.3x3.3 Source-Down Center-Gate (CG) dual-side cooling (DSC) package, offering the industry’s lowest on-state resistance RDS(on) at 25˚C , superior thermal performance, and optimized parallelization. The OptiMOS™ Source-Down is a revolutionary design with a flipped silicon die inside, which offers several advantages, such as increased thermal capability, advanced power density and improved layout possibilities. Combined with the innovative dual-side cooling package, which can dissipate up to three times more power than the traditional overmolded package, IQE022N06LM5CGSC is targeted for high power density and performance SMPS products commonly found in telecom and data servers.  

特長

  • Logic level allows lower Qrr
  • Reduced RDS(on) by up to 30%
  • Improved RthJCover PQFN
  • New, optimized layout possibilities
  • Center Gate optimized for paralleling

利点

  • Enabling highest power density
  • Superior thermal performance
  • Efficient layout for space use
  • Simplified MOSFET parallelization

アプリケーション

ドキュメント

デザイン リソース

パートナー ソリューション

開発者コミュニティ