CY7C1051H30-10BVXIT
Active and preferred
RoHS対応
鉛フリー

CY7C1051H30-10BVXIT

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1051H30-10BVXIT
CY7C1051H30-10BVXIT
データシート


製品仕様情報

  • Currently planned availability until at least
    2033
  • アラーム
    N
  • インターフェース
    Parallel
  • ウォッチドッグ タイマー
    N
  • ピークリフロー温度
    260 °C
  • ファミリー
    FAST SRAM
  • メモリ容量
    8 MBit
  • リアルタイムクロック
    N
  • リードボール仕上げ
    Sn/Ag/Cu
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 (VCCQ) 範囲
    2.2 V～3.6 V
  • 動作電圧 範囲
    2.2 V～3.6 V
  • 組織 (X x Y)
    512K x 16
  • 認定
    Industrial
  • 速度
    10 ns

推奨
OPN
CY7C1051H30-10BVXIT
製品ステータス active and preferred
インフィニオン パッケージ
PG-VFBGA-48
パッケージ名 VFBGA-48 (51-85150)
梱包サイズ 2000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
TH
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-VFBGA-48
パッケージ名 VFBGA-48 (51-85150)
梱包サイズ 2000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
TH
ウェハ製造国
TW
CY7C1051H30-10BVXIT is an 8-Mbit (512K × 16) asynchronous CMOS SRAM with embedded ECC for single-bit error correction (no automatic write-back). It operates from 2.2 V to 3.6 V over −40°C to +85°C and provides 10 ns access time. It uses a single CE and supports byte reads/writes via BLE/BHE with OE and WE controls. Typical ICC is 90 mA at 100 MHz, and CMOS standby (ISB2) is 20 mA (typ).

特長

  • 8-Mbit (512K x16) SRAM array
  • Embedded ECC single-bit correction
  • 10 ns address access (tAA)
  • 10 ns read/write cycle (tRC/tWC)
  • 2.2 V to 3.6 V VCC operation
  • 90 mA typ ICC at 100 MHz
  • 20 mA typ ISB2 standby current
  • 1.0 V data retention mode
  • TTL-compatible I/O levels
  • Byte write enables (BHE, BLE)
  • Outputs go high-Z when deselected
  • Ambient temp -40°C to +85°C

利点

  • Fits 16-bit buses, less glue logic
  • ECC corrects single-bit data errors
  • 10 ns access cuts CPU wait states
  • 10 ns cycles support fast SRAM ops
  • 2.2–3.6 V works with mixed rails
  • 90 mA typ reduces active power
  • Standby current cuts idle power
  • 1.0 V retention saves backup power
  • TTL levels ease legacy interfacing
  • Byte writes reduce write bandwidth
  • High-Z outputs simplify bus sharing
  • -40°C to +85°C boosts reliability

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ