CY7C1565KV18-500BZXI

データシート

パッケージ

データシート

製品仕様情報

Density

72 MBit
ECC

N
On-Die Termination (オンダイ終端)

N
アーキテクチャ

QDR-II+
インターフェース

Parallel
データバス幅

x 36
バンクスイッチング

N
バースト長 (Words)

4
ピークリフロー温度

260 °C
ファミリー

QDR-II+
リードボール仕上げ

Sn/Ag/Cu
動作温度範囲

-40 °C～85 °C
動作電圧範囲

1.7 V～1.9 V
周波数

500 MHz
組織 (X x Y)

2Mb x 36
認定

Industrial
読み込みレイテンシ (サイクル)

2.5

	推奨
OPN	CY7C1565KV18-500BZXI
製品ステータス	active and preferred
インフィニオンパッケージ	PG-BGA-165
パッケージ名	FBGA-165 (51-85180)
梱包サイズ	272
梱包形態	TRAY
MSL (湿度感受性レベル)	3
防湿梱包	DRY
鉛フリー	No
ハロゲンフリー	Yes
RoHS対応	Yes
Infineon stock last updated:

製品ステータス	Active
インフィニオンパッケージ	PG-BGA-165
パッケージ名	FBGA-165 (51-85180)
梱包サイズ	272
梱包形態	TRAY
MSL (湿度感受性レベル)	3
防湿梱包	DRY
鉛フリー
ハロゲンフリー
RoHS準拠

CY7C1565KV18-500BZXIは72 Mbit（2M×36）の1.8 V同期パイプラインQDR II+ SRAMで、独立したリード/ライトポートと4ワードバースト構成を備えます。2.5サイクルのリードレイテンシに対応し、K/KクロックでDDR転送を最大500 MHzまでサポートします。CQ/CQエコークロックとQVLDデータ有効出力を搭載。I/O電源VDDQは1.4 V～VDD、165ボールFBGA、-40°C～+85°C動作です。

特長

QDR II+ 4ワードバースト
独立した読出し/書込みポート
読書込み両ポートDDR I/O
DOFF=Hで2.5サイクル遅延
DOFF=Lで1サイクル遅延
最大550 MHzクロック
クロック縁から0.45 nsで有効
CQ/CQエコークロック出力
QVLDはデータ0.5周期前に出力
RQで出力インピーダンス調整
PLLは120 MHzまで動作
IEEE 1149.1 JTAG境界スキャン

利点

バス切替不要で競合を低減
550 MHz DDRで帯域を向上
4ワードでアドレス周波数低減
遅延選択でタイミング容易
1サイクルで読出し遅延低減
0.45 ns有効で厳しい時序対応
CQ/CQでデータ取得を簡素化
QVLDでストローブ整合が容易
インピーダンス整合でSI向上
PLLでデータ配置精度を改善
深度拡張でウェイト不要
JTAGで基板試験とデバッグ迅速

アプリケーション

デザインリソース

{ "ctalist":[ { "link" : "https://community.infineon.com/t5/forums/postpage/choose-node/true", "label" : "コミュニティに質問する", "labelEn" : "コミュニティに質問する" }, { "link" : "https://community.infineon.com/", "label" : "すべてのディスカッションを表示", "labelEn" : "すべてのディスカッションを表示" } ] }

CY7C1565KV18-500BZXI

Content could not be loaded

製品仕様情報

特長

利点

アプリケーション

デザインリソース

パートナーソリューション

開発者コミュニティ

CY7C1565KV18-500BZXI

Content could not be loaded

製品仕様情報