CY7C1011G30-10BAJXET
Active and preferred
RoHS対応
鉛フリー

CY7C1011G30-10BAJXET

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1011G30-10BAJXET
CY7C1011G30-10BAJXET
データシート


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    FAST SRAM
  • メモリ容量
    2 MBit
  • リードボール仕上げ
    Sn/Ag/Cu
  • 動作温度 範囲
    -40 °C～125 °C
  • 動作電圧 (VCCQ) 範囲
    2.2 V～3.6 V
  • 動作電圧 範囲
    2.2 V～3.6 V
  • 組織 (X x Y)
    128Kb x 16
  • 認定
    Automotive(E)
  • 速度
    10 ns

推奨
OPN
CY7C1011G30-10BAJXET
製品ステータス active and preferred
インフィニオン パッケージ
PG-TFBGA-48
パッケージ名 FBGA-48 (001-85259)
梱包サイズ 2000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
TW
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TFBGA-48
パッケージ名 FBGA-48 (001-85259)
梱包サイズ 2000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
TW
ウェハ製造国
TW
CY7C1011G30-10BAJXET is a 2-Mbit (128K × 16) asynchronous CMOS SRAM with embedded ECC for single-bit error correction. It is AEC-Q100 qualified and operates from 2.2 V to 3.6 V over -40°C to 125°C (Automotive-E). The 10 ns speed grade, 48-ball VFBGA, and BLE/BHE byte write enables support fast random access in automotive ECUs, buffers, and scratchpad memory, with 1.0 V data retention.

特長

  • 2-Mbit SRAM, 128K × 16-bit
  • Embedded ECC, single-bit correct
  • Read cycle time tRC 10 ns
  • OE LOW to data tDOE 4.5 ns
  • Byte write via BHE/BLE pins
  • 2.2 V to 3.6 V supply (VCC)
  • 1.0-V data retention mode
  • Auto CE power-down (ISB1/ISB2)
  • Standby current ISB2 6 mA typ
  • High-Z outputs when deselected
  • TTL-compatible inputs and outputs
  • SER rate < 0.1 FIT/Mb

利点

  • 2-Mbit fits code/data buffers
  • ECC helps protect against bit flips
  • 10 ns cycles enable fast SRAM reads
  • 4.5 ns OE cuts read access latency
  • Byte writes reduce bus traffic
  • 2.2–3.6 V works with 3.3 V rails
  • Retention keeps data at low VCC
  • Auto power-down cuts idle power
  • 6 mA standby eases power budgets
  • High-Z enables easy bus sharing
  • TTL I/O simplifies logic interface
  • Low SER improves data integrity

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ