CY62146G30-45ZSXAT
Active and preferred
RoHS対応
鉛フリー

CY62146G30-45ZSXAT

データシート
パッケージ

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY62146G30-45ZSXAT
CY62146G30-45ZSXAT
データシート


製品仕様情報

  • Currently planned availability until at least
    2033
  • インターフェース
    Parallel
  • ピークリフロー温度
    260 °C
  • ファミリー
    MoBL™ SRAM
  • メモリ容量
    4 MBit
  • リードボール仕上げ
    Ni/Pd/Au
  • 動作温度 範囲
    -40 °C～85 °C
  • 動作電圧 (VCCQ) (最大)
    3.6 V
  • 動作電圧 範囲
    2.2 V～3.6 V
  • 組織 (X x Y)
    256Kb x 16
  • 認定
    Automotive(A)
  • 速度
    45 ns

推奨
OPN
CY62146G30-45ZSXAT
製品ステータス active and preferred
インフィニオン パッケージ
PG-TSOP-44
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 1000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー Yes
ハロゲンフリー Yes
RoHS対応 Yes
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW
Infineon stock last updated:
 個. 在庫あり

製品ステータス
Active
インフィニオン パッケージ
PG-TSOP-44
パッケージ名 TSOP-II-44 (51-85087)
梱包サイズ 1000
梱包形態 TAPE & REEL
MSL (湿度感受性レベル) 3
防湿梱包 DRY
鉛フリー
ハロゲンフリー
RoHS準拠
長期供給予定期限 2033
発売開始日 03/2022
組立国
PH
ウェハ製造国
TW
CY62146G30-45ZSXAT is a 4-Mbit (256K × 16) asynchronous SRAM with embedded ECC for single-bit error correction in automotive systems. It operates from 2.2 V to 3.6 V and is rated 45 ns access, with AEC-Q100 Automotive-A temperature range (-40°C to +85°C). It uses a single chip enable with byte write enables (BHE/BLE) and is offered in a 44-pin Pb-free TSOP II tape-and-reel package.

特長

  • 4-Mbit SRAM, 256K x 16
  • Embedded ECC 1-bit correction
  • 45 ns read cycle time (tRC)
  • 45 ns addr-to-data valid (tAA)
  • 22 ns OE low to data valid
  • 45 ns write cycle time (tWC)
  • 35 ns WE pulse width (tPWE)
  • Typical standby current 3.5 µA
  • Typ ICC 15 mA at fMAX
  • Data retention at 1.0 V (VDR)
  • Data retention current 13 µA max
  • Input/output leakage ±1 µA max

利点

  • Improves data integrity with ECC
  • Higher throughput with 16-bit bus
  • Fast reads with 45 ns cycle time
  • Lower read latency with 22 ns OE
  • Fast writes with 45 ns write cycle
  • Cuts idle power with 3.5 µA standby
  • Keeps data at 1.0 V during backup
  • Low retention current saves energy
  • Low leakage reduces power loss
  • Easier troubleshooting of bit errors
  • Simple async SRAM interface timing
  • Supports shared buses via Hi-Z

アプリケーション

ドキュメント

設計リソース

パートナー ソリューション

開発者コミュニティ