Infineon hat erste Chip-Strukturen der nächsten Generation hergestellt - Meilenstein auf dem Weg zur Chip-Fertigung mit künftigen Lithographie-Techniken

München, 12. November 2002 - Infineon Technologies gab heute bekannt, dass erstmals elektronische Schaltungsstrukturen mit Fotolack-Masken, die mit EUV (Extreme Ultra Violet)-Lithographietechnik belichtet wurden, erfolgreich auf dünnen dielektrischen Filmen auf Silizium-Wafern hergestellt wurden. Diese Forschungsergebnisse repräsentieren einen wichtigen Meilenstein für die Fertigung künftiger Chip-Generationen. Die Resultate belegen, dass die Vorgaben für die weitere Miniaturisierung der Chip-Strukturen in diesem Jahrzehnt realistisch sind, nachdem es gelungen ist, mit Hilfe von EUV-Belichtung und Plasma-Ätzen sogenannte „Nano-Gräben“ zu fertigen, die die Basisstrukturen für die künftige Chip-Metallisierung darstellen.

Die EUV-Lithographie für die geätzten Wafer wurde von Infineon in den Sandia National Laboratories in Livermore durchgeführt. Die Schaltungsstrukturen wurden dabei mit einem EUV-Labor-Belichtungssystem auf einem 120 nm dünnen, experimentellen Fotolack abgebildet, der von Shipley zur Verfügung gestellt wurde. Die Forscher konnten die Schaltungsstrukturen in die darunter liegende dielektrische Schicht ohne Verluste bei der Auflösung übertragen. Die in der dielektrischen Schicht per Plasma-Ätzen gefertigten Grabenstrukturen weisen Strukturbreiten auf, die bis zu 60 nm herunter reichen.

„Nano-Gräben” sind die Basisstrukturen für die künftige Chip-Metallisierung. Bei der sogenannten Damascene-Technik - benannt nach dem Verfahren, mit dem die Ornamente in den berühmten Damaszenischen Schwertern erstellt wurden - werden die geätzten Gräben mit Metall aufgefüllt. Nachdem die überstehenden Metallbereiche durch ein chemisch-mechanisches Polierverfahren wieder abgetragen werden, entstehen extrem schmale Metallleitungen. Diese Metallleitungen werden für die sehr schnellen Verbindungen der Schaltungselemente auf zukünftigen Chips verwendet.

Die Ergebnisse der Infineon-Forschung zeigen, dass die Tools und Prozesse für das Plasma-Ätzen und für den Pattern-Transfer von dünnen EUV-Fotolacken zur Verfügung stehen werden, wenn die Fertigungsgeräte zur EUV-Belichtung verfügbar sind, mit denen Damascene-Gräben in 65-nm-Technologie gefertigt werden können. Diese Arbeiten markieren einen wichtigen Schritt in Richtung auf Sub-50-nm-Strukturen. Die International Technology Roadmap for Semiconductors (ITRS) prognostiziert die Volumenfertigung für die 65-nm-Technologie für 2007. In der ITRS sind die technologischen und Material-Anforderungen an künftige Chip-Generationen bis 2016 beschrieben. Mittlerweile definieren jedoch viele Halbleiter-Hersteller den Zeitplan für die Einführung der neuen Chip-Generationen früher als in der ITRS niedergelegt.

„Die Verfahren für die Next-Generation-Lithography (NGL) sind von so grundlegender Bedeutung, dass wir wesentliche Ressourcen für die Entwicklung dieser anspruchsvollen Technologien bereitstellen“, sagte Dr. Sönke Mehrgardt, CTO von Infineon Technologies. „Die jetzt gelungene Fertigung von Basisstrukturen für die 65-nm-Metallisierung mit EUV-Lithographie für die Pattern-Definition ist ein bedeutender Schritt in Infineons Strategie, unseren Kunden in Zukunft noch leistungsfähigere, kosteneffektive und höchstintegrierte Chips anbieten zu können.“

Lithographie ist eine Schlüsseltechnik in der Mikroelektronik-Fertigung. In dem Maße wie die Strukturen der integrierten Schaltungen immer kleiner werden, müssen auch bei den Lithographie-Methoden immer neue Entwicklungen stattfinden. Bald wird die traditionelle optische Lithographie nicht mehr den industriellen Anforderungen genügen, da Strukturen mit Abmessungen weit unter der Wellenlänge der heutzutage benutzten Lichtquellen abgebildet werden müssen. Damit kommen die gegenwärtigen optischen Methoden – trotz der Anwendung aufwendiger technischer Tricks – an ihre physikalischen Grenzen. Das heißt aber auch, dass alternative Technologien entwickelt werden müssen, um beispielsweise die nächsten Generationen von Speicherbausteinen realisieren zu können.

An den Lithographie-Tools für die Fertigung der nächsten Chip-Generationen mit Strukturen von 60 nm und darunter wird intensiv gearbeitet. Die EUV-Lithographie ist die weltweit favorisierte Technologie für diese Dimensionen. Die EUV-Lithographie arbeitet mit extrem kurzen Wellenlängen von nur 13,5 nm und liegt damit weit unterhalb der Wellenlängen herkömmlicher optischer Lichtquellen.

Das EUV-LLC, ein Industriekonsortium der Halbleiterhersteller AMD, IBM, Infineon, Intel, Micron und Motorola entwickelt gemeinsam die EUV-Lithographie an mehreren US-amerikanischen Laboratorien, u.a. an den Sandia National Laboratories. Die für die Übertragung der Schaltungsstrukturen vom Fotolack in die Schichten des Silizium-Wafers eingesetzten Plasma-Ätzprozesse laufen im NanoLab der Infineon-Forschungsabteilung in München. Dabei wurde heutige Fertigungstechnik ohne Modifikationen genutzt. Die Forschungsergebnisse basieren auf einem vom BMBF geförderten Projekt.

Über Infineon

Infineon Technologies AG, München, bietet Halbleiter- und Systemlösungen für die Automobil- und Industrieelektronik, für Anwendungen in der drahtgebundenen Kommunikation, sichere Mobilfunk-Lösungen sowie Speicherbauelemente. Infineon ist weltweit tätig und steuert seine Aktivitäten in den USA aus San Jose, Kalifornien, im asiatisch-pazifischen Raum aus Singapur und in Japan aus Tokio. Mit weltweit rund 30.400 Mitarbeitern erzielte Infineon im Geschäftsjahr 2002 (Ende September) einen Umsatz von 5,21 Milliarden Euro. Das DAX-Unternehmen ist in Frankfurt und New York (NYSE) unter dem Symbol „IFX“ notiert. Weitere Informationen unter www.infineon.com.