Infineon Technologies weist nach: Integrierte Schaltungen können auch in zehn Jahren noch weiter schrumpfen, technologische und physikalische Grenzen sind noch nicht erreicht

14.05.2001 | Market News

München, 14. Mai 2001 – Infineon Technologies kündigte heute an, dass seinen Münchner Corporate Research Labs der Nachweis gelungen ist, dass die bisher übliche Chip-Verdrahtungstechnologie auch für Halbleiter-Generationen der Jahre 2011 bis 2014 angewandt werden kann.

Auf den Chips der Zukunft sind die Metall-Leitungen für die elektrischen Verbindungen lediglich 40 bis 50 nm schmal und - elektrisch voneinander isoliert - in Vertiefungen eines Filmmaterials eingebettet. Derart feine Metall-Leitungen werden für die kürzesten Verbindungen zwischen Transistoren eingesetzt.

Bei der Auswertung der Versuchsergebnisse konnte Infineons Corporate Research ausreichend kleine elektrische Widerstände feststellen. Damit wurde erstmals der Beweis erbracht, dass weder die Herstellung dieser ultraschmalen Verbindungen noch deren elektrischer Widerstand unüberwindbare technische Hindernisse für den weiteren Verkleinerungsprozess von Chips darstellen.

Da die Belichtungsgeräte für die Fertigung der kommenden Chipgenerationen der Jahre 2011 bis 2014 heute nicht zur Verfügung stehen, entschied sich Infineons Corporate Research dafür, die sogenannte Spacer-Technik anzuwenden. Damit lassen sich Leiterbahnen mit Breiten realisieren, die weit unter denen liegen, die heutzutage selbst mit modernsten Belichtungsgeräten herstellbar sind.

Infineons Corporate Research konnte nachweisen, dass sich die heute übliche Technik der Verdrahtung auch für zukünftige Chipgenerationen anwenden lässt. Bei diesem Verfahren werden in einer elektrisch isolierenden Schicht vorgefertigte „Gräben“ mit Metall gefüllt. Anschließend wird überschüssiges Metall in einem chemisch-mechanischen Poliervorgang entfernt. Zurück bleiben isolierte Metall-Leitungen in Form eines zuvor genau definierten „Musters“. In ähnlicher Weise stellten früher arabische Kunstschmiede die Verzierungen auf den bekannten Damaszener Schwertern her.

Bei der Herstellung der Testwafer wurden Standard-Fertigungsgeräte und Prozesse für 250nm-Strukturgrößen verwendet. Die Durchführung erfolgte in den Reinräumen von International Sematech in Austin, Texas, einem Entwicklungskonsortium führender Halbleiterhersteller.

Die Ergebnisse von Infineons Corporate Research zeigen, dass sich die heutige Verdrahtungstechnik evolutionär bis zum gegenwärtigen Ende der International Technology Roadmap for Semiconductors (ITRS) fortführen lässt. Die ITRS beschreibt bis ins Jahr 2014 die Anforderungen an Technologien und Materialien zur Realisierung zukünftiger Chipgenerationen.


Über Infineon


Infineon Technologies AG, München, bietet Halbleiter- und Systemlösungen für Anwendungen in der drahtgebundenen und mobilen Kommunikation, für Sicherheitssysteme und Chipkarten, für die Automobil- und Industrieelektronik, sowie Speicherbauelemente. Infineon ist weltweit tätig und steuert seine Aktivitäten in den USA aus San Jose, Kalifornien, im asiatisch-pazifischen Raum aus Singapur und in Japan aus Tokio. Mit weltweit rund 29.000 Mitarbeitern erzielte Infineon im Geschäftsjahr 2000 (Ende September) einen Umsatz von 7,28 Milliarden Euro. Das DAX-Unternehmen ist in Frankfurt und New York (NYSE) unter dem Symbol „IFX“ notiert. Weitere Informationen unter www.infineon.com.

Informationsnummer

INFCPR200105.072e

Pressefotos

  • Infineon Technologies Demonstrates Technique To Shrink Wiring of Integrated Circuits To Widths of 40 - 50 Nanometers; Meeting Requirements For Chip Manufacture Into Next Decade
    Infineon Technologies Demonstrates Technique To Shrink Wiring of Integrated Circuits To Widths of 40 - 50 Nanometers; Meeting Requirements For Chip Manufacture Into Next Decade
    Press Picture

    JPG | 335 kb | 1535 x 1063 px

  • Infineon Technologies Demonstrates Technique To Shrink Wiring of Integrated Circuits To Widths of 40 - 50 Nanometers; Meeting Requirements For Chip Manufacture Into Next Decade
    Infineon Technologies Demonstrates Technique To Shrink Wiring of Integrated Circuits To Widths of 40 - 50 Nanometers; Meeting Requirements For Chip Manufacture Into Next Decade
    Press Picture

    JPG | 428 kb | 1535 x 1063 px