インフィニオンが次世代高速通信システム向けの革新的なCMOS回路コンセプトを発表

独インフィニオンテクノロジーズは、2004年2月14日～19日に米国のサンフランシスコで開かれた国際固体素子回路会議（ISSCC 2004）で、無 線および有線通信用の革新的なCMOS回路に関する幾つかの論文を発表しました。これらの回路設計は、かつてない性能レベルを持つ次世代高速通信システムに向けて重要な一里塚となります。

• 損失電力レベルが非常に低い4チャネルADSL2＋アナログフロントエンド
• 消費電力最適化が図られたADSL用デルタ・シグマ変調器
• 完全集積CMOSベースの13GHz PLL回路
• 新アルゴリズムを採用した無線LAN用の高速10ビットA/Dコンバータ

チャネルあたり消費電力がわずか75mWのADSL2+交換局向け4チャネル・アナログフロントエンド回路

広く普及している有線通信向けADSL（非対称型デジタル加入者線）標準が、数カ月前に新しいADSL2＋標準で拡充されました。この変更により、ADSLは現在、ネットワークから端末への信号伝送（ 下り方向）で最大2.2MHz の周波数レンジを利用できるようになり、オプションで4MHzを超える拡大レンジも利用できます。その結果、短距離ループではるかに高速なデータ伝送が可能になり、ま ったく新しい用途の基盤が確立されました。インフィニオンがISSCC 論文で発表したアナログフロントエンド（AFE）チップは、新標準ADSL2＋をサポートし、重 要なパラメータはすべて最適化が図られています。このICは、損失電力が非常に低いミクストシグナル・チップで、0.13μm CMOS技術で実現されています。このAFEは4チャネルを備え、ア ナログおよびデジタル・コーデック、フィルタ、14ビットのA/D（アナログ/デジタル）およびD/A（デジタル/アナログ）コンバータなど、必要な全機能が集積されています。高い集積レベル、極 めて低い損失電力（チャネル当たりわずか75mW）、小さいチップ占有面積、製造の容易性、といった特長を持ち、新ADSL標準向けのあらゆるシステムソリューションに対して極めて効率的な基盤を提供します。A /DおよびD/Aコンバータの精度、受信および送信パスのリニアリティ、消費電力レベルに関して、この新ICは、これまでに公表されたADSL用アナログチップに比べて2倍の「効率」を持っています。

ADSL交換局向けの消費電力最適化14ビットSCデルタ・シグマ変調器

インフィニオンは、130nm CMOS技術で実現された、極めて高性能のA/Dコンバータ（ADC）を発表しました。このADCは交換局用のADSLラインカード・ソリューション向けに開発されました。こ の用途では広帯域で高分解能のADCが必要であり、それはADSLチップセットにとって重要な機能です。他方で、高集積ADSLラインカード設計でしばしば制約要因となるのは損失電力です。新 ADCの所要チップ面積（これはコストにも関係します）と低い損失電力レベル（供給電圧1.5V、動作クロック105MHzにおける損失電力が8mW）は、こ れまでADSL用として公表されたADCのそれを大幅に下回ります。

新ADCはデルタ・シグマ変調方式を用いています。信号帯域幅276kHzで14ビット、1.5MHzで13ビットの高分解能を達成するため、ハイレベルのオーバーサンプリングに加えて、存 在するノイズ電力もスペクトル的にシェイプされます。スイッチトキャパシタ（SC）方式の採用により、堅牢な動作が実現されます。集積化キャパシタの相対精度は、製造時に良好な一定性を保って生産できるからです。 今日のCMOS技術では供給電圧が低減されているので、達成可能な信号振幅が低くなり、この種のADCのミクストシグナル開発にあたって特別な課題となっています。インフィニオンのソリューションは、供 給電圧低減による不利を十分に補償できる程度まで信号フローを改善する、練り直されたトポロジーをベースとしています。

出力周波数13GHzの完全集積CMOS PLL回路

この新型回路は、インフィニオンのフィラッハ開発センタ（オーストリア）とコーポレート・リサーチ部門（独ミュンヘン）が共同開発した特殊なPLL（フェーズ・ロック・ループ）です。このPLLは、こ れまで報告されたすべてのCMOSベース回路のなかで最高の出力周波数（13GHz）を持っています。従来は、これほどの高周波数のPLLはバイポーラ技術でしか実現できませんでした。こ うしたチップをCMOS技術で作れるようになったことで、将来の高周波通信システム向けにトランスミッタ、レシーバおよびデジタル信号処理をシングルチップ集積することが可能になり、安 価なシステムソリューションの基盤が創出されたことになります。

PLLは例えば、低い周波数をN倍の乗算により高い周波数に変換する周波数合成に用いられます（周波数シンセサイザ）。その場合、「デルタ・シグマFractional-N PLL」技術を使えば、ど んな性能損失も招かずに、非整数値であるN倍で乗算することもできます。こうして、出力周波数をはるかに細かい増分でプログラムできます。この13GHz PLLの全消費電力は、供給電圧1.5Vで60mW にすぎません。高いデータ伝送速度を持つ将来の有線および無線通信システムでは、これほどの高い周波数が必要になります。一つの応用例として、周波数帯域17GHzで無線伝送を行うWLAN（無線ローカル・エ リア・ネットワーク）チップセットの研究プロジェクトがあります。ここでは、PLLがトランスミッタとレシーバの両方に基本クロック・パルスを送出します。

新アルゴリズムを採用した無線LAN用10ビット/80MHz CMOS A/Dコンバータ

新しい無線LAN（802.11x）標準へ向けたベースバンド・プロセッサには、CMOS技術による高性能のA/Dコンバータが必要です。特にコストに敏感な携帯型のアプリケーションでは、性 能要件を満たすと同時に低い損失電力レベルを確保するため、CMOS技術の採用とチップ面積の縮小が不可欠です。インフィニオンは、供 給電圧1.5Vで動作する消費電力がわずか22mAの10ビット/80MHzのパイプライン型ADCを発表しました。これを使えば、同様な設計と比較して消費電力を約50パーセント低減できます。130nm CMOS技術による全回路のチップ占有面積はわずか0.3平方ミリメートルで、大幅なコストダウンをもたらします。この性能向上は、従来の1.5ビット・パイプライン・アーキテクチャをベースに、2 つの新しいアルゴリズム（DRD＝Dynamic Range-Doubling、DRS＝Dynamic Reference Selection）を採用して達成されました。

インフィニオンテクノロジーズ（Infineon Technologies AG）は、ドイツのミュンヘンに本社を置き、自 動車および産業分野や有線通信市場のアプリケーションへ向けた半導体およびシステムソリューション、セキュア・モバイル・ソリューション、メモリ製品などを供給しています。米国ではカリフォルニア州サンノゼ、ア ジア太平洋地域ではシンガポール、そして日本では東京を拠点として活動しています。2003会計年度（9月決算）の売上高は61億5,000万ユーロ、2003年9月末の従業員数は約32,300名でした。イ ンフィニオンは、フランクフルトとニューヨークの証券取引所に株式上場されています。