インフィニオンテクノロジーズが統合プロセッサ「TriCore」の新バージョンを発表

2000/06/13 | マーケットニュース

インフィニオンテクノロジーズは、統合プロセッサコア「TriCore」アーキテクチャの第1.3版を発表しました。新しいコアは、動 作周波数が先行バージョンより高められたほか、高レベルの並列演算を支援する高速ローカルメモリバスが内蔵され、また、コプロセッサバスの増強がはかられています。さらに、先進的なオペレーティングシステム( EPOC32、Linux、Windows CEなど)を支援するために、メモリ管理ユニット(MMU)が集積化されています。

このコアをインフィニオンの0.18μm技術を適用して実現した場合、動作周波数は166~200MHzになります。このコアは、マイクロコントローラ(MCU)とデジタル信号プロセッサ(DSP)の 双方の機能が要求される組み込みシステムに対して、166MHz時に最大250MIPSの処理速度を提供します。

「TriCore」第1.3版をベースとした、MMU機能を持つ特定用途向け標準製品(ASSP)は、2000年末にサンプルができる予定です。インフィニオンは、プ ロセッサIP公開政策の一部として、このコアアーキテクチャをライセンスする予定です。

インフィニオンテクノロジーズのトニー・ウェブスター(コアおよびモジュール部門のバイスプレシデント)は、「TriCoreの新バージョンは、イ ンフィニオンの組み込み制御ポートフォリオの発展にとって重要なステップのひとつです。MMUが付加されたことにより、主 要なすべての組み込みオペレーティングシステム上で走るアプリケーションを支援することが可能になりました。アーキテクチャのシステム性能が向上したことは、先 進的なコアおよびプロセッサアーキテクチャの第一線プロバイダとしての私たちの地位を強めるものです」と、話しました。

今回発表された「TriCore」第1.3版は、590万トランジスタで設計され、演算エンジン、合計64Kバイトのメモリ、MMU、コプロセッサインターフェイス、6 4ビット幅のローカルメモリバス、パワーマネジメント、オンチップのデバッグ機能などが集積化されています。CPUのチップ面積は3平方ミリ以下です。この結果、消費電力を低く抑えたまま、複 数のプロセッサコアをシングルチップに集積化することも可能です。4コアのチップを仮定すると、処理速度は最大1000MIPSになります。

「TriCore」第1.3版は、先行バージョンと同様、先導的ないくつかのサードパーティが包括的な開発ツールの供給を開始しつつあります。第1.2版を支援している現在のツールはすべて、第 1.3版と互換性があります。TASKING社のツールはすでに、第1.3版を完全支援しています(MMUおよび追加の新機能)。他のツールベンダ(Green Hills Software, Inc.を含む) も、近く対応を完了する予定です。

技術的背景
統合プロセッサ「TirCore」アーキテクチャは、従来は個別のMCUデバイスとDSPデバイスを必要としていた用途に好適です。MCUタスクとDSPタスクの双方を、単 一のプロセッサエンジン上で、単一の命令セットによって実行します。CPUにスーパースカラパイプラインが装備されているので、1サイクルで最大3命令が実行されます。ハ ードウェア支援されたタスクスイッチ機構により、割り込みの高速処理を実現しています。所与の処理資源を、MCUタスクとDSPタスクへ動的に割り当てることができるので、ハ ードウェアが固定的に区画されたアーキテクチャにつきまとっていた無駄が解消されます。このコアはすでに、工業用コンピュータ制御、自動車エンジン制御、テ レコミュニケーションなどのプロセッサとして具体化されています。MMUが付加されたことにより、さらに新しい用途と市場が開かれます。

Information Number

INFCMD200006.078